请教各位一个问题：
我现在30MHz的晶振单独测量时输出是0V对称（Vp_p为2.5V）的正弦波，但是当将它接到芯片EP3C16E144C8的89脚(clk6)时，晶振信号电平被抬高了大约3.3V，也就是说89脚上面有约3.3V的直流电压，这样的话，晶振信号将无法辨识，请问
1、这是那个地方的问题？
2、FPGA的时钟管脚正常时候的电平应该是高还是低？
补充一个问题：在给配置芯片(EPCS4)写程序(*.jic)时FPGA外部可不可以不接晶振？
求指点
X}3UKB(_VF`LW.gif)
共5条
1/1 1 跳转至页
FPGA的.jic文件下载问题
现在我使用的是quartus II 12.0版本，FPGA的型号为EP3C16E144C8，配置芯片为EPCS4。烧些现象如下烧写现象如下：
1、使用JTAG下载.sof文件，FPGA运行正常；
2、但是使用.jic文件时，勾选config，不管勾不勾选verify和blank-check，都只能烧写到84%就失败了。
3、错误信息如下：
Error (209025): Can't recognize silicon ID for device 1
Error (209012): Operation failed
用示波器测试下载时EPCS4的管脚1(nCSO)时，发现FPGA没有输出低电平，请问是什么故障？
共5条
1/1 1 跳转至页
回复
| 有奖活动 | |
|---|---|
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音！ | |
| “我踩过的那些坑”主题活动——第001期 | |
| 高校联络员开始招募啦！有惊喜！！ | |
| 【工程师专属福利】每天30秒，积分轻松拿！EEPW宠粉打卡计划启动！ | |
| 送您一块开发板，2025年“我要开发板活动”又开始了！ | |
| 打赏了！打赏了！打赏了！ | |
| 打赏帖 | |
|---|---|
| 分享汽车通信和多媒体总线结构被打赏20分 | |
| 【我踩过的那些坑】结构堵孔导致的喇叭无声问题被打赏50分 | |
| NUCLEO-U083RC学习历程38+串口通过队列的方式输出两个字符串被打赏20分 | |
| 【我踩过的那些坑】分享一下调试一款AD芯片的遇到的“坑”被打赏50分 | |
| 电流检测模块MAX4080S被打赏10分 | |
| 【我踩过的那些坑】calloc和malloc错误使用导致跑飞问题排查被打赏50分 | |
| 分享电控悬架的结构与工作原理（一）被打赏20分 | |
| 多组DCTODC电源方案被打赏50分 | |
| 【我踩过的那些坑】STM32cubeMX软件的使用过程中的“坑”被打赏50分 | |
| 新手必看！C语言精华知识：表驱动法被打赏50分 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
