请教各位一个问题:
我现在30MHz的晶振单独测量时输出是0V对称(Vp_p为2.5V)的正弦波,但是当将它接到芯片EP3C16E144C8的89脚(clk6)时,晶振信号电平被抬高了大约3.3V,也就是说89脚上面有约3.3V的直流电压,这样的话,晶振信号将无法辨识,请问
1、这是那个地方的问题?
2、FPGA的时钟管脚正常时候的电平应该是高还是低?
补充一个问题:在给配置芯片(EPCS4)写程序(*.jic)时FPGA外部可不可以不接晶振?
求指点
X}3UKB(_VF`LW.gif)
FPGA的.jic文件下载问题
现在我使用的是quartus II 12.0版本,FPGA的型号为EP3C16E144C8,配置芯片为EPCS4。烧些现象如下烧写现象如下:
1、使用JTAG下载.sof文件,FPGA运行正常;
2、但是使用.jic文件时,勾选config,不管勾不勾选verify和blank-check,都只能烧写到84%就失败了。
3、错误信息如下:
Error (209025): Can't recognize silicon ID for device 1
Error (209012): Operation failed
用示波器测试下载时EPCS4的管脚1(nCSO)时,发现FPGA没有输出低电平,请问是什么故障?
有奖活动 | |
---|---|
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
“我踩过的那些坑”主题活动——第001期 | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
【我踩过的那些坑】STM32的硬件通讯调试过程的“坑”被打赏50分 | |
【我踩过的那些坑】晶振使用的问题被打赏100分 | |
【我踩过的那些坑】电感选型错误导致的处理器连接不上被打赏50分 | |
【我踩过的那些坑】工作那些年踩过的记忆深刻的坑被打赏10分 | |
【我踩过的那些坑】DRC使用位置错误导致的问题被打赏100分 | |
我踩过的那些坑之混合OTL功放与落地音箱被打赏50分 | |
汽车电子中巡航控制系统的使用被打赏10分 | |
【我踩过的那些坑】工作那些年踩过的记忆深刻的坑被打赏100分 | |
分享汽车电子中巡航控制系统知识被打赏10分 | |
分享安全气囊系统的检修注意事项被打赏10分 |