共1条
1/1 1 跳转至页
第七次作业

5-1在VHDL设计中,给时序电路清0(复位)有两种不同方法,它们是?如何实现?答:分为同步清零,和异步清零。'异步‘是指独立于时钟控制的复位控制端,即在任何时刻,只要RST有效,D触发器的输出端即刻被清0,与时钟的状态无关。同步清零是指依赖于时钟控制的复位控制端,i即只有在时钟的上升沿,其控制信号才起作用。一般的说凡是独立于时钟的异步控制信号都放在时钟边沿测试表述CLK'EVENT AND CLK='1'为条件句的IF语句以外(或以上)这都为异步控制信号。凡是依赖于时钟有效性的同步控制信号则放在时钟边沿测试表述以内(或以下)这都为同步控制信号。
共1条
1/1 1 跳转至页
回复
打赏帖 | |
---|---|
C语言函数宏的三种封装方式被打赏50分 | |
嵌入式LinuxC语言程序调试和宏使用技巧被打赏50分 | |
让代码中包含最新的编译时间信息被打赏50分 | |
【分享开发笔记,赚取电动螺丝刀】STM32F769LVGL优化显示被打赏26分 | |
rtthread硬件加密--2crc加密分析被打赏10分 | |
【分享开发笔记,赚取电动螺丝刀】STM32F769驱动ST7789以及显示优化被打赏36分 | |
【分享开发笔记,赚取电动螺丝刀】S32K146 PAL模拟I2C驱动适配被打赏23分 | |
我想要一部加热台+电源硬件设计规范被打赏16分 | |
我想要一部加热台+LED背光驱动芯片RT9293知识被打赏18分 | |
【分享开发笔记,赚取电动螺丝刀】S32K146 ADC 模块配置使用被打赏24分 |