IP就是知识产权核或知识产权模块的意思，在EDA技术开发中具有重要的地位。著名的美国Dataquest咨询公司将半导体产业的IP定义为用于ASIC或 FPGA中的预先设计好的电路功能模块。IP分为软IP、固IP和硬IP。软IP是用VHDL等硬件描述语言描述的功能块，但是并不涉及用什么具体电路元件实现这些功能。固IP是完成了综合的功能块。硬IP提供设计的最终阶段产品:掩模。从集成规模上说，现在的IP库已经包含有诸如8051和ARM、PowerPC等微处理器、TMS320C50等数字信号处理器、JPEG、H.264等数字信息压缩在内的大规模IP模块。从设计来源上说，今天的IP库语言广开设计源头，汇集优秀模块。即IP必须是为了易于重用而按嵌入式应用专门设计的。 1-6 答:FPGA/CPLD的设计流程:1)设计输入（包括原理图输入和HDL文本编辑，EDA可以提供文本编辑工具） 2）综合，将输入的原理图或者HDL文本根据硬件的约束条件进行编译综合，EDA工具提供了综合器 3）适配，此过程EDA工具貌似没什么用 4）时序仿真与功能仿真，EDA工具提供仿真工具 5）编程下载，分不同的方式 6）硬件测试 EDA工具及作用:1.设计输入编辑器:就是使用了某种硬件描述语言的电路设计文本，进行编辑输入。 2.HDL综合器:将电路的高级语言转换成低级的可与FPGA/CPLD的基本结构相映射的网表文件或程序。 3.仿真器:就是让计算机根据一定的算法和一定的仿真库对EDA进行模拟测试以验证设计排除错误。 4.适配器:将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件。 5.下载器:把适配后生成的下载或配置文件，通过编程器或编程电缆向FPGA或CPLD下载，以便进行硬件调试和验证。