EEPW论坛

二*  叙述EDA的FPGA/CPLD设计流程，以及涉及的EDA工具及其在整个流程中的作用。

1.设计输入编辑器:就是使用了某种硬件描述语言的电路设计文本，进行编辑输入。
    2.HDL综合器:将电路的高级语言转换成低级的可与FPGA/CPLD的基本结构相映射的 网表文件或程序。
      3.仿真器:就是让计算机根据一定的算法和一定的仿真库对EDA进行模拟测试以验证设计排除错误。
     4.适配器:将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件。
       5.下载器:把适配后生成的下载或配置文件，通过编程器或编程电缆向FPGA或CPLD下载，以便进行硬件调试和验证