module jiafa
(
CLK,
RSTn,
data_out
);
input CLK;
input RSTn;
output [7:0] data_out;
reg rden;
reg [7:0] addr;
jiafa_2 U1
(
.clock(CLK),
.address(addr),
.rden(rden),
.q(data_out)
);
always @( posedge CLK or negedge RSTn)
if(!RSTn)
begin
rden <= 1'b0;
addr <= 8'd0;
end
else if(addr == 8'd32)
begin
rden <= 1'b0;
addr <= 8'd0;
end
else
begin
addr <= addr + 1'b1;
rden <= 1'b1;
end
endmodule
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
与电子爱好者谈读图四被打赏50分 | |
与电子爱好者谈读图二被打赏50分 | |
【FRDM-MCXN947评测】Core1适配运行FreeRtos被打赏50分 | |
【FRDM-MCXN947评测】双核调试被打赏50分 | |
【CPKCORRA8D1B评测】---移植CoreMark被打赏50分 | |
【CPKCORRA8D1B评测】---打开硬件定时器被打赏50分 | |
【FRDM-MCXA156评测】4、CAN loopback模式测试被打赏50分 | |
【CPKcorRA8D1评测】--搭建初始环境被打赏50分 | |
【FRDM-MCXA156评测】3、使用FlexIO模拟UART被打赏50分 | |
【FRDM-MCXA156评测】2、rt-thread MCXA156 BSP制作被打赏50分 |