EEPW论坛

LSI Logic日前宣布：其在ASIC/SoC协同设计技术方面迈出了变革性的一步，推出了“Core in I/O”设计方法。该方法通过允许核逻辑布局在I/O区域，提供了平台ASIC和单元ASIC/SoC设计中灵活的、优化的I/O布置。

紧随着LSI逻辑的“Pad on I/O”和“flxI/O”创新技术(前者考虑将焊盘布局于Wirebond封装有源电路上部，后者考虑将区域阵列信号布局于Flip_Chip封装设计中)，“Core in I/O”方法通过解锁I/O Ring来实现I/O分配的智能化管理，扩展了由这些已往的技术带来的密度上的优势， 从而优化了硅片的面积。设计工程师有最多的硅片区域来放置门、内存及LSI逻辑的CoreWare IP，并从中受益，从而产生目前密度最大的ASIC/SoC设计解决方案。此项技术向I/O传统智能或内核限制设计约束发出挑战。

“Core in I/O是业界首个纳米SoC设计方法。LSI逻辑的协同设计技术为IC设计工程师提供了目前业界中性价比最高、密度最大的设计解决方案，确保晶片设计区域的优化使用。”LSI逻辑高级封装和I/O技术总监Stan Mihelcic说，“LSI逻辑已经创造了另一项创新科技，使SoC设计师可以完全利用Gflx?及G90?平台ASIC、单元ASIC的集成能力。”

“Core in I/O”设计方法是基于LSI逻辑的FlexStream和RapidWorx设计系统的专有协同设计技术。此方法包括物理、电、I/O内联约束、封装连接状态等一系列要素的分析，支持布局规划柔性，因此设计工程师可以减少布线和布局拥塞。内核与I/O线路之间的内联减少也可以得以实现，从而提高整体电性能。改进的层布局规划柔性和设计方法使其成为更好的设计经验和更优化、高效的设计解决方案。

“Core in I/O”包含一个独立于I/O纵横比的设计方法，支持多I/O架构和库的灵活使用。由于不受硅片尺寸影响，因此IC和CoreWare IP设计工程师拥有了更多的选择。

通常在消费类电子、存储和办公自动化等应用中需要高性价比的ASIC/SOC解决方案，“Core in I/O”技术已经为此类低成本Wirebond封装解决方案进行了优化。与传统芯片设计解决方案相比，“Core in I/O”技术配合LSI逻辑革命性的“Pad on I/O”技术，可以显著降低芯片面积。

目前LSI逻辑已经可以提供“Core in I/O”技术，用于Gflx、G90单元ASIC和平台ASIC设计。