|
GCLK：全局时钟脚，这个脚的驱动能力最强，到所有逻辑单元的延时基本相同，所以如系统有外部时钟输入，建议定义此脚为时钟输入脚。如想用其他脚为时钟输入，必须在菜单：Assign->Global project logic synthesis->Automatic global选项中把GCLK前面的勾去掉。这样任意一个I/O脚均可做时钟输入脚。 OE1：全局输出使能,如有三态输出，建议由此脚来控制（也可由内部逻辑产生输出使能信号），优点和用法同上。 OE2/GCLK2：全局输出使能/全局时钟脚，两者皆可。 GCLRn：全局清零，如有寄存器清零，建议由此脚来控制（也可由内部逻辑产生清零信号），优点和用法同上。 分配这些脚和分配普通I/O脚是一样的， 先在Assign->Device中选好器件型号，再在Assign>-Pin中填入你想分配的管脚号和类型，或直接在原理图中选中Input或Output,点鼠标右键，选Assign Pin,填入你想分配的管脚号，编译一遍即可。但要注意菜单：Assign->Global project logic synthesis->Automatic global选项l中的设置。 |
共1条
1/1 1 跳转至页
EPM7000S的几个全局输入脚如GCLK等是干什么的？怎么在编程中使用？
共1条
1/1 1 跳转至页
回复
| 有奖活动 | |
|---|---|
| 这个春节你犒赏自己什么了？分享你的故事，有奖征集 | |
| 2026年“我要开发板活动”第三季，开始了！ | |
| 硬核工程师专属补给计划——填盲盒 | |
| “我踩过的那些坑”主题活动——第002期 | |
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音！ | |
| 高校联络员开始招募啦！有惊喜！！ | |
 我要赚赏金打赏帖 |
|
|---|---|
| Gravity：中英文语音合成模块V2.0及其串口控制被打赏￥24元 | |
| 全彩色度变化图的绘制被打赏￥27元 | |
| 【FreeRtos】FreeRtos任务栈的生长方向管理方式被打赏￥20元 | |
| 【瑞萨RA8D1 LVGL/LWIP评测】LVGL添加输入设备：EC11旋转编码器被打赏￥39元 | |
| 【瑞萨RA8D1 LVGL/LWIP评测】RA8D1部署FreeRTOS+LVGL被打赏￥33元 | |
| 空气质量检测器设计与实现被打赏￥24元 | |
| 【瑞萨RA8D1 LVGL/LWIP评测】LWIP进行UDP、TCP、HTTP、MQTT功能联合测试被打赏￥41元 | |
| 【瑞萨RA8D1 LVGL/LWIP评测】RA8D1部署FreeRTOS+LWIP被打赏￥36元 | |
| RTOS怎么选？让我来给你答案！被打赏￥15元 | |
| 【S32K3XX】Flash驱动使用被打赏￥26元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
