测试模块的clk时钟和顶层模块里的clk时钟不一样，有延迟-电子产品世界论坛

共1条 1/1 1 跳转至页

测试模块的clk时钟和顶层模块里的clk时钟不一样，有延迟

助工

2015-06-09 09:29:48 打赏

在modelsim中仿真，测试模块的clk时钟和顶层模块里的clk时钟不一样，有延迟，这是怎么回事，哪位大侠说说，谢谢

共1条 1/1 1 跳转至页

打赏帖
与电子爱好者谈读图四被打赏50分
与电子爱好者谈读图二被打赏50分
【FRDM-MCXN947评测】Core1适配运行FreeRtos被打赏50分
【FRDM-MCXN947评测】双核调试被打赏50分
【CPKCORRA8D1B评测】---移植CoreMark被打赏50分
【CPKCORRA8D1B评测】---打开硬件定时器被打赏50分
【FRDM-MCXA156评测】4、CAN loopback模式测试被打赏50分
【CPKcorRA8D1评测】--搭建初始环境被打赏50分
【FRDM-MCXA156评测】3、使用FlexIO模拟UART被打赏50分
【FRDM-MCXA156评测】2、rt-thread MCXA156 BSP制作被打赏50分