CPLD VHDL 如何在一个时钟周期的低电平期间产生多个脉冲？-电子产品世界论坛

共1条 1/1 1 跳转至页

CPLD VHDL 如何在一个时钟周期的低电平期间产生多个脉冲？

菜鸟

2015-11-20 14:05:45 打赏

CPLD VHDL中一般都是在有高频时钟输入时，用计数的方式产生分频信号，我现在是要一个频率约为2HZ时钟信号的低电平期间产生多个脉冲，比如2000个，有点类似于单片机中低电平片选信号有效后就输出多个脉冲一样，如何实现? 急求高人指点？

关键词： CPLD VHDL

共1条 1/1 1 跳转至页

打赏帖
与电子爱好者谈读图四被打赏50分
与电子爱好者谈读图二被打赏50分
【FRDM-MCXN947评测】Core1适配运行FreeRtos被打赏50分
【FRDM-MCXN947评测】双核调试被打赏50分
【CPKCORRA8D1B评测】---移植CoreMark被打赏50分
【CPKCORRA8D1B评测】---打开硬件定时器被打赏50分
【FRDM-MCXA156评测】4、CAN loopback模式测试被打赏50分
【CPKcorRA8D1评测】--搭建初始环境被打赏50分
【FRDM-MCXA156评测】3、使用FlexIO模拟UART被打赏50分
【FRDM-MCXA156评测】2、rt-thread MCXA156 BSP制作被打赏50分