前言:上期主要介绍了PCB设计的前处理中“原理图网表”的生成方法,那么网表导入时有哪些常见错误呢?
一、网表导入常见错误查找:
1、打开netin。log文件
2、查找关键字error,如下图:
查找1
查找2
查找3
二、网表导入常见错误处理:
1、器件没指定PCB Footprint,是由于原理图中信息缺少造成的。如下图:
2、器件位号定义重复,如下图:
3、器件位号信息缺失,如下图:
小结:在原理图设计工具中修改常见错误,重复网表导入操作,直到netin。log文件中没有error为止,才算完成原理图网表成功导入PCB设计工具。
下期介绍预告:PCB结构设计,请同学们持续关注【快点PCB学院】公众号。
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |