共3条
1/1 1 跳转至页
在电路设计中,绕制电感要注意哪些问题?
众所周知,电感在电路中具有一定的滤波作用,那么制作电磁干扰滤波器的电感时,需要重视的问题是尽量减小电感上的杂散电容。
电感上的杂散电容来自两个方面,一是线圈的匝间电容,另一个是绕组与磁芯之间的电容,因此减小电感的杂散电容也要从这两个方面入手。
首先如果是磁芯导体,应该先减小绕组与磁芯之间的电容,具体方法是在绕组与磁芯之间加一层介电常数较低的绝缘材料,增加绕组与磁芯之间的距离。其次要减小匝间的电容,那么线圈的绕制方法很重要。下面岑科就给大家聊聊绕制线圈时要特别注意的问题:
1,尽量单层绕制。当空间允许时,尽量使用尺寸较大的磁芯,这样可使线圈为单层,并且增加每匝之间的距离,有效地减小匝间电容。
2,线圈的输出输入端要相互远离。无论制作什么形式的电感,电感线圈的输入和输出都应该互相远离,否则输入和输出之间的电容会在频率较高时将整个电感短路。
3,对于多层绕制方法。线圈的匝数越多,必须多层绕制时,要顺着一个方向去绕,一边绕,一边重叠,同时做,不要绕完一层后再回头去绕第二层,这样会产生很大的寄生电容,使得电感的滤波效果降低了。
4,分段绕制。在一个磁芯上将线圈分段绕制,这样每段的电容较小,并且总的寄生电容是两段上的寄生电容串联,总电容量比每段寄生电容量要小很多。
5,多个电感串联的情况。有些时候,电路设计时需要要求较高的滤波器,此时可以将一个大电容分解成一个较大的电感和若干电感量较小的小电感,在电路里面把电感串联起来,可以扩展电感的带宽,但是,也会增加电路的成本。
关键词: 电感 问题 绕制 电路设计
共3条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
与电子爱好者谈读图二被打赏50分 | |
【FRDM-MCXN947评测】Core1适配运行FreeRtos被打赏50分 | |
【FRDM-MCXN947评测】双核调试被打赏50分 | |
【CPKCORRA8D1B评测】---移植CoreMark被打赏50分 | |
【CPKCORRA8D1B评测】---打开硬件定时器被打赏50分 | |
【FRDM-MCXA156评测】4、CAN loopback模式测试被打赏50分 | |
【CPKcorRA8D1评测】--搭建初始环境被打赏50分 | |
【FRDM-MCXA156评测】3、使用FlexIO模拟UART被打赏50分 | |
【FRDM-MCXA156评测】2、rt-thread MCXA156 BSP制作被打赏50分 | |
【FRDM-MCXN947评测】核间通信MUTEX被打赏50分 |