EEPW论坛

89C52是INTEL公司MCS-51系列单片机中基本的产品，它采用ATMEL公司可靠的CMOS工艺技术制造的高性能8位单片机，属于标准的MCS-51的HCMOS产品。

它结合了CMOS的高速和高密度技术及CMOS的低功耗特征，它基于标准的MCS-51单片机体系结构和指令系统，属于89C51增强型单片机版本，集成了时钟输出和向上或向下计数器等更多的功能，适合于类似马达控制等应用场合。

89C52内置8位中央处理单元、512字节内部数据存储器RAM、8k片内程序存储器（ROM）32个双向输入/输出（I/O）口、3个16位定时/计数器和5个两级中断结构，一个全双工串行通信口，片内时钟振荡电路。此外，89C52还可工作于低功耗模式，可通过两种软件选择空闲和掉电模式。在空闲模式下冻结CPU而RAM定时器、串行口和中断系统维持其功能。掉电模式下，保存RAM数据，时钟振荡停止，同时停止芯片内其它功能。89C52有PDIP（40pin）和PLCC（44pin）两种封装形式。

AT89C52是一个低电压，高性能CMOS 8位单片机，片内含8k bytes的可反复擦写的Flash只读程序存储器和256 bytes的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器和Flash存储单元，AT89C52单片机在电子行业中有着广泛的应用。

AT89C52有40个引脚，32个外部双向输入/输出（I/O）端口，同时内含2个外中断口，3个16位可编程定时计数器，2个全双工串行通信口，2 个读写口线，AT89C52可以按照常规方法进行编程，也可以在线编程。其将通用的微处理器和Flash存储器结合在一起，特别是可反复擦写的 Flash存储器可有效地降低开发成本。

AT89C52有PDIP、PQFP/TQFP及PLCC等三种封装形式，以适应不同产品的需求。

1、兼容MCS51指令系统

2、8kB可反复擦写（大于1000次）Flash ROM;

3、32个双向I/O口;

4、256x8bit内部RAM;

5、3个16位可编程定时/计数器中断;

6、时钟频率0-24MHz;

7、2个串行中断，可编程UART串行通道;

8、2个外部中断源，共6个中断源;

9、2个读写中断口线，3级加密位;

10、低功耗空闲和掉电模式，软件设置睡眠和唤醒功能;

11、有PDIP、PQFP、TQFP及PLCC等几种封装形式，以适应不同产品的需求。

AT89C52为8 位通用微处理器，采用工业标

PDIP封装的AT89C52引脚图 准的C51内核，在内部功能及管脚排布上与通用的8xc52 相同，其主要用于会聚调整时的功能控制。功能包括对会聚主IC 内部寄存器、数据RAM及外部接口等功能部件的初始化，会聚调整控制，会聚测试图控制，红外遥控信号IR的接收解码及与主板CPU通信等。主要管脚有：XTAL1（19 脚）和XTAL2（18 脚）为振荡器输入输出端口，外接12MHz 晶振。RST/Vpd（9 脚）为复位输入端口，外接电阻电容组成的复位电路。VCC（40 脚）和VSS（20 脚）为供电端口，分别接+5V电源的正负端。P0~P3 为可编程通用I/O 脚，其功能用途由软件定义，在本设计中，P0 端口（32~39 脚）被定义为N1 功能控制端口，分别与N1的相应功能管脚相连接，13 脚定义为IR输入端，10 脚和11脚定义为I2C总线控制端口，分别连接N1的SDAS（18脚）和SCLS（19脚）端口，12 脚、27 脚及28 脚定义为握手信号功能端口，连接主板CPU 的相应功能端，用于当前制式的检测及会聚调整状态进入的控制功能。

P0 口

P0 口是一组8 位漏极开路型双向I/O 口， 也即地址/数据总线复用口。作为输出口用时，每位能吸收电流的

方式驱动8 个TTL逻辑门电路，对端口P0 写“1”时，可作为高阻抗输入端用。

在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8 位）和数据总线复用，在访问期间激活内部上拉电阻。

在Flash编程时，P0 口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。

P1 口

P1 是一个带内部上拉电阻的8 位双向I/O 口， P1 的输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑

门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉

电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。

与AT89C51 不同之处是，P1.0 和P1.1 还可分别作为定时/计数器2 的外部计数输入（P1.0/T2）和输入（P1.1/T2EX），

参见表1。

Flash 编程和程序校验期间，P1 接收低8 位地址。

表.P1.0和P1.1的第二功能

引脚号功能特性

P1.0T2，时钟输出

P1.1T2EX（定时/计数器2）

P2 口

P2 是一个带有内部上拉电阻的8 位双向I/O 口，P2 的输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑

门电路。对端口P2 写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。

在访问外部程序存储器或16 位地数据存储器（例如执行MOVX @DPTR 指令）时，P2 口送出高8 位地址数据。在访问8 位地址的外部数据存储器（如执行MOVX@RI 指令）时，P2 口输出P2锁存器的内容。

Flash编程或校验时，P2亦接收高位地址和一些控制信号。

P3 口

P3 口是一组带有内部上拉电阻的8 位双向I/O 口。P3 口输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻

辑门电路。对P3 口写入“1”时，它们被内部上拉电阻拉高并可作为输入端口。此时，被外部拉低的P3 口将用上拉电阻输出电流（IIL）。

P3 口除了作为一般的I/O 口线外，更重要的用途是它的第二功能

P3 口还接收一些用于Flash闪速存储器编程和程序校验的控制信号。

RST

复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将使单片机复位。

ALE/PROG

当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8 位字

节。一般情况下，ALE 仍以时钟振荡频率的1/6 输出固定的脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是：每当访问外部数据存储器时将跳过一个ALE 脉冲。

对Flash存储器编程期间，该引脚还用于输入编程脉冲（PROG）。

如有必要，可通过对特殊功能寄存器（SFR）区中的8EH 单元的D0 位置位，可禁止ALE 操作。该位置位后，只有一条

MOVX 和MOVC指令才能将ALE 激活。此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置ALE 禁止位无效。

PSEN

程序储存允许（PSEN）输出是外部程序存储器的读选通信号，当AT89C52 由外部程序存储器取指令（或数

据）时，每个机器周期两次PSEN 有效，即输出两个脉冲。在此期间，当访问外部数据存储器，将跳过两次PSEN信号。

EA/VPP

外部访问允许。欲使CPU 仅访问外部程序存储器（地址为0000H—FFFFH），EA 端必须保持低电平（接

地）。需注意的是：如果加密位LB1 被编程，复位时内部会锁存EA端状态。

如EA端为高电平（接Vcc端），CPU 则执行内部程序存储器中的指令。

Flash存储器编程时，该引脚加上+12V 的编程允许电源Vpp，当然这必须是该器件是使用12V编程电压Vpp。

XTAL1

振荡器反相放大器及内部时钟发生器的输入端。

XTAL2

振荡器反相放大器的输出端。

数据存储

编辑

AT89C52 有256 个字节的内部RAM，80H-FFH 高128 个字节与特殊功能寄存器（SFR）地址是重叠的，也就是高128字节的RAM 和特殊功能寄存器的地址是相同的，但物理上它们是分开的。

当一条指令访问7FH 以上的内部地址单元时，指令中使用的寻址方式是不同的，也即寻址方式决定是访问高128 字节RAM 还是访问特殊功能寄存器。如果指令是直接寻址方式则为访问特殊功能寄存器。

例如，下面的直接寻址指令访问特殊功能寄存器0A0H（即P2 口）地址单元。

MOV 0A0H，#data

间接寻址指令访问高128 字节RAM，例如，下面的间接寻址指令中，R0 的内容为0A0H，则访问数据字节地址为0A0H，而不是P2 口（0A0H）。

MOV @R0，#data

堆栈操作也是间接寻址方式，所以，高128 位数据RAM 亦可作为堆栈区使用。

·定时器0和定时器1：

AT89C52的定时器0和定时器1 的工作方式与AT89C51 相同。