EEPW论坛

可编程逻辑器件（PLD,Programmable Logic Device）的灵活性一直受到电子工程师的喜爱，但在各种移动式消费类电子产品市场仍然是ASIC芯片的天地。有几个原因阻碍着CPLD器件进入移动设备市场，尤其是各种基于电池供电的手持设备。一是其高昂的价格，二是其巨大的功耗，还有一个因素是CPLD器件的工作频率。同样规模的CPLD和ASIC,CPLD的最大工作频率往往低于专门设计的ASIC芯片。

基于这种情况美国莱迪思半导体有限公司推出了ispMACH4000Z系列器件。该器件突破了CPLD器件进军移动式消费类电子产品市场所遇到的价格和速度门槛。IspMACH4000Z（In-System Programmable Macro Array CMOS Hight-densigy）系列器件的推出标志着莱迪思公司的第三代BFW（SuperBig,SuperFast,SuperWide）器件的面世。该系列器件的最高工作频率可达400MHz,完全能满足大部分当代消费类电子产品的高速应用场合。

CPLD主要是由可编程逻辑宏单元（MC,Macro Cell）围绕中心的可编程互连矩阵单元组成。其中MC结构较复杂，并具有复杂的I/O单元互连结构，可由用户根据需要生成特定的电路结构，完成一定的功能。由于CPLD内部采用固定长度的金属线进行各逻辑块的互连，所以设计的逻辑电路具有时间可预测性，避免了分段式互连结构时序不完全预测的缺点。

第一组应用介绍了CPLD所胜任的功能。虽然这些功能不是专门针对降低功耗的，但是，利用低功耗CPLD来实现这些功能对功耗有积极的影响。例如，一个常见的CPLD功能是合并分立逻辑。这可以节省PCB空间，降低材料（BOM）成本，并减小总体功耗。下面讨论一些常见的通用CPLD应用。

I/O是 input/output的缩写，即输入输出端口。每个设备都会有一个专用的I/O地址，用来处理自己的输入输出信息。CPU与外部设备、存储器的连接和数据交换都需要通过接口设备来实现，前者被称为I/O接口，而后者则被称为存储器接口。存储器通常在CPU的同步控制下工作，接口电路比较简单；而I/O设备品种繁多，其相应的接口电路也各不相同，因此，习惯上说到接口只是指I/O接口。

虽然上述例子采用的是微控制器，但同样也适用于采用ASSP和ASIC的情况。例如，很多设计人员发现用小规模ASIC通过串口来驱动CPLD这种方案的成本要比具有相同I/O能力的大规模ASIC方案低得多。

过去，人们认为“可编程逻辑”并不意味着“低功耗”。不过，零功耗CPLD的出现改变了这一观点，这一技术使得低功耗电子产品设计人员能够充分利用可编程逻辑的诸多优势。现在，除了具备CPLD在一般应用中已得到认可的杰出性能外，零功耗CPLD还能够降低便携式产品的总功耗。

桥接（Bridging），是指依据OSI网络模型的链路层的地址，对网络数据包进行转发的过程。 是工作在osi的第二层的。一般的交换机，网桥就有桥接作用。就交换机来说，本身有一个端口与mac的映射表，通过这些，隔离了冲突域（collision）。 简单的说就是通过网桥可以把两个不同的物理局域网连接起来，是一种在链路层实现局域网互连的存储转发设备。网桥从一个局域网接收MAC帧，拆封、校对、校验之后 ,按另一个局域网的格式重新组装，发往它的物理层。

便携式应用设计人员经常需要连接具有不同I/O接口的器件。这一功能被称为桥接，因为CPLD被用来构成不同接口之间的“桥”。采用CPLD来桥接两种不同的串口：I2C和SPI。该设计可以在Altera MAX IIZ EPM240Z CPLD中实现，使用约43％的可用逻辑和6个I/O引脚。

MAX IIZ CPLD是一种可实现超低待机功耗的零功耗CPLD。例如，EPM240Z器件在待机时仅消耗29μA电流。不过，为达到绝对最低功耗，理想的状态是器件在不工作时不消耗能量。令人吃惊的是，这确实可以做到，因为与传统的宏单元CPLD不同，MAX IIZ器件具有内部振荡器，可实现自动关断功能。

可以把很多系统功能从耗电的大型主系统处理器中卸载到节电的小型CPLD中。大量的系统“管理”功能必须周期性地完成。在下面的例子中，系统处理器可保持在节能模式，而低功耗MAX IIZ CPLD利用其内部振荡器来周期性地执行任务。如果需要的话，MAX IIZ CPLD的内部振荡器可与外部振荡器进行校准。校准后，外部振荡器关断，以进一步降低功耗。

监控系统状态：CPLD周期性地检查系统状态。如果一切正常，则继续保持关断，但如果出现问题，则CPLD记录下问题并唤醒主处理器。驱动蓝牙LED：在很多便携式应用中，驱动蓝牙LED对于CPLD而言是非常普遍的应用。替代方案需要唤醒主处理器以及足够的其它系统部件才能实现这一功能，相比采用CPLD要消耗更多的能量。监控电池电量：当主处理器保持待机时，CPLD周期性地读取电池电量。如果电源降到规定的电压以下，则CPLD唤醒主处理器，随即系统正常关断。

过去，低功耗便携产品设计人员并不能充分利用可编程逻辑的诸多优势。不过，待机电流只有几微安的零功耗CPLD的出现使得可编程器件成为低功耗设计人员可以选用的器件。