endmodule工程文件
//Verilog规定:以module开头,以endmodule结尾
//module后面接模块名(必须和文件名一致)
//模块名后面是括号,括号里面是端口定义,外面是分号
module and_gate(a, b, s);
input a; //输入信号a
input b; //输入信号b
output s; //输出信号c
//数据流建模(二输入与门)
assign s = a & b;
endmodule
测试文件:
`timescale 1ns/1ps
module and_gate_tb;
reg a;
reg b;
wire s;
and_gate and_gate(
.a(a),
.b(b),
.s(s)
);
//初始化
initial
begin
a = 0; b = 0;
#100 a = 0; b = 1; //#代表延时,100代表数值大小,单位ns
#100 a = 1; b = 0;
#100 a = 1; b = 1;
#100 $stop; //停机
end
endmodule
共1条
1/1 1 跳转至页
[分享]二输入与门工程文件及测试文件

关键词: 工程 文件
共1条
1/1 1 跳转至页
回复
打赏帖 | |
---|---|
【我踩过的那些坑】工作那些年踩过的记忆深刻的坑被打赏10分 | |
【我踩过的那些坑】DRC使用位置错误导致的问题被打赏100分 | |
我踩过的那些坑之混合OTL功放与落地音箱被打赏50分 | |
汽车电子中巡航控制系统的使用被打赏10分 | |
【我踩过的那些坑】工作那些年踩过的记忆深刻的坑被打赏100分 | |
分享汽车电子中巡航控制系统知识被打赏10分 | |
分享安全气囊系统的检修注意事项被打赏10分 | |
分享电子控制安全气囊计算机知识点被打赏10分 | |
【分享开发笔记,赚取电动螺丝刀】【OZONE】使用方法总结被打赏20分 | |
【分享开发笔记,赚取电动螺丝刀】【S32K314】芯片启动流程分析被打赏40分 |