EEPW论坛

   2020年，大规模物联网技术NB-IoT和Cat-M继续在全球部署。到2020年底，大规模物联网应用的数量将达到约1亿。根据Ericsson预估，到2025年底，NB-IoT和Cat-M将占所有蜂窝物联网连接的52%。

物联网应用设计考虑因素
为了在市场上获得更广泛采用，物联网应用必须满足各种设计考虑因素，例如低成本、低功耗和运算效率。尤其对于电池供电的设备（例如智能音箱和智能电表）而言，除了丰富的物联网功能和易于使用的人机接口，电池寿命也成为产品成功与否的关键，因此低功耗因素变得越来越重要。为了延长电池寿命，除了使用低功耗MCU，还应考虑其他低功耗的周边组件。

许多移动设备采用图1中的相似架构，如平板电脑或智能手表等。Wi-Fi/BT和移动网络模块负责通信。传感器（如触摸面板）专用于收集外部信息，并将信息转发给应用处理器。NOR/NAND负责存储程序代码/数据，而DRAM则用于暂时性的处理。

目前，许多MCU供货商正在开发效能更高、功耗更低的新一代MCU，以满足市场需求。但从整体系统设计的角度来看，与MCU搭配使用的DRAM也需要有新的选择，以提供比现有SDRAM、低功耗SDRAM和CRAM/PSRAM更佳的优势。因为这些现有的DRAM标准定义过于陈旧，已无法跟上最新技术发展（详情请参照表1）。

支持HyperBus^TM接口的HyperRAM^TM是能满足市场需求的最新技术解决方案。HyperBus^TM技术由Cypress于2014年首次发布，并于2015年推出其首款HyperRAM^TM产品。考虑到市场发展需要，华邦电子决定加入HyperRAM^TM阵营，并推出32Mb/64Mb/128Mb容量的产品，进一步扩展其产品组合，以应对多样化的应用需求，使生态系统更趋完整。

HyperRAM^TM使用优势
HyperRAM^TM仅具备13个信号IO脚位，可大大简化PCB的布局设计。这也意味着，在设计最终产品时，设计人员能将MCU的更多脚位用于其他目的，或减少MCU使用脚位以提升成本效益。如图2所示，与类似的DRAM（如低功耗DRAM、SDRAM和CRAM/PSRAM）相比，HyperRAM^TM只需最少的脚位数便能实现近似的处理量（333MB/s）。

简化控制接口是HyperRAM^TM的另一项技术特色，PSRAM只有9个控制接口，而LPSDRAM有18个。控制接口越少，DRAM控制器所需的复杂度就越低。详细区别可参阅图3。
HyperRAM^TM系以PSRAM架构为基础，是能够自刷新（SelfRefresh）的RAM。而且，它可以自动恢复为待机模式。因此，系统内存更易于使用，固件和驱动程序的开发也会更简单。

由于HyperRAM^TM是近几年才开发的，因此它可以采用最新型的半导体制程节点和封装技术，使其封装尺寸比其他DRAM都要小。图4为JEDEC、PSRAM和HyperRAM^TM的封装尺寸比较。

HyperRAM^TM满足新兴物联网设备需求
功耗对于物联网设备至关重要，因为设备大多由电池供电。降低功耗不仅可以节省用电，还可以减少设备充电和更换的成本。以华邦的64MbHyperRAM^TM为例，其待机耗电量为90uW（1.8V下），而相同容量的SDRAM的耗电量则是2000uW（3.3V下）。
更重要的是，HyperRAM^TM在混合休眠模式下的耗电量仅45uW（1.8V下），与SDRAM在待机模式下的耗电量有明显差异（表2）。另一方面，即使采用低功耗的SDRAM，其耗电量和外形尺寸仍较HyperRAM^TM更大。

传统的SDRAM和PSRAM发展日臻成熟，难以对新兴的物联网应用进行优化。有鉴于汽车和工业应用的长期供应需求，华邦HyperRAM^TM的先进制程节点可以满足市场对长寿命产品生命周期的需求。
从整个系统设计和产品寿命来看，HyperRAM^TM已成为新兴物联网设备的理想选择。包括NXP、Renesas、ST和TI等领先的MCU公司已开始提供支持HyperBus^TM接口的MCU，未来其新产品亦将继续支持HyperBus^TM接口。
同时，HyperBus^TM控制接口开发平台已准备就绪。Cadence和Synopsys也已开始提供HyperRAM^TM存储器验证IP，可加快IC厂商的设计周期。因此，与其他OctalRAM相比，HyperRAM^TM具有最成熟的应用环境。HyperRAM^TM已被纳入JEDEC标准，并成为与JEDECxSPI兼容的技术。
目前，华邦HyperRAM^TM产品系列的32Mb、64Mb和128Mb已进入量产，同时已开始提供24BGA（汽车级）、49BGA、WLCSP和KGD的产品。24BGA的尺寸为6x8mm²，而49BGA的尺寸仅为4x4mm²，主要针对消费型可穿戴式设备市场。