EEPW论坛

随着微电子技术的飞速发展，特别是随着集成电路特征尺寸的减小以及MOS集成电路的广泛使用，新型集成电路普遍具有线间距短、线细、集成度高、运算速度快、低功率和输入阻抗高等特点，因而导致这类器件对静电放电越来越敏感。

目前，以运算放大器、A/D等为代表的线性器件，大规模的存储器、信号处理器，声表面波器件，微波器件，功率MOS管等均为静电敏感器件。静电放电损伤日益成为影响电子元器件可靠性的重要因素之一。

微电子器件的静电放电损伤，其失效机理可分为两类:一类是与电流有关的失效，如PN结的损伤，接触孔合金钉，金属/多晶硅互联线或电阻烧坏；另一类是与电压有关的失效，栅氧化层击穿是最常见的电压型失效。

半导体器件静电放电损伤故障模式主要表现为：介质击穿、铝互连线损伤与烧熔、硅片局部区域熔化、PN 结损伤与热破坏短路、扩散电阻与多晶电阻损伤（包括接触孔损伤）、触发CMOS 集成电路内部寄生的可控硅闩锁效应，导致器件被过大电流烧毁。

如果带电体的静电势或存储的静电能量较低，或静电放电回路有限流电阻存在，一次静电放电脉冲不足以引起器件发生突发性完全失效。但它会在器件内部造成轻微损伤，这种损伤有事积累性的。

随着静电放电脉冲次数的增加，器件的损伤阈值电压逐渐下降，器件的电参数逐渐劣化，这类失效称为潜在性失效。潜在性失效的表现形式往往是器件的使用寿命缩短，或者一个本来不会使器件损伤的小脉冲却使该器件失效。潜在性失效降低了器件抗静电的能力，降低了器件的使用可靠性。

半导体器件潜在性失效主要表现为：栅氧化层损伤、栅氧化物愈合/短路、保护回路受损、电荷陷阱、PN结衰减。通过对历史案例的分析，元器件静电放电失效频发一方面原因在于研制单位在元器件研制过程中缺乏防静电设计，另一方面设计师在元器件选型时只关注产品的电气性能和外形尺寸，为考虑元器件的抗静电能力，同时各场所单位也未进行有效的静电放电防护。

元器件的静电放电防护

由于静电放电对器件的影响是通过电压和电流进行的，当器件两引脚间受到的ESD电压和电流超出了所承受的阀值就会造成器件损坏。因此元器件防静电设计可以通过在芯片上专门设计静电放电保护电路，用于提供ESD电流路径，以免ESD放电时，静电电流流入元器件内部而造成损伤。在电路静电放电保护中，最常用到的两种ESD静电放电器件有ESD二极管和MLV贴片压敏电阻。

静电保护元件的根本作用是将静电放电损害过电压嵌位，防止高压进入内部电路而损坏器件。 电子产品的静电防护除了源头上降低静电的进入，更需要注意的是当静电放电发生时，如何把静电伤害降到最低的方法是：在电路设计中，添加ESD静电保护二极管，当发生ESD现象时，保护元件迅速动作，释放过电压，从而达到保护电路的目的。

ESD静电保护二极管的工作原理是将ESD放电二极管并联于电路中，当电路正常工作时，它处于截止状态(高阻态)，不影响线路正常工作，当电路出现异常过压并达到其击穿电压时，它迅速由高阻态变为低阻态，给瞬间电流提供低阻抗导通路径,同时把异常高压箝制在一个安全水平之内，从而保护被保护IC或线路；当异常过压消失，其恢复至高阻态，电路正常工作。