目前,以运算放大器、A/D等为代表的线性器件,大规模的存储器、信号处理器,声表面波器件,微波器件,功率MOS管等均为静电敏感器件。静电放电损伤日益成为影响电子元器件可靠性的重要因素之一。
微电子器件的静电放电损伤,其失效机理可分为两类:一类是与电流有关的失效,如PN结的损伤,接触孔合金钉,金属/多晶硅互连线或电阻烧坏;另一类是与电压有关的失效,栅氧化层击穿是最常见的电压型失效。
半导体器件静电放电损伤故障模式主要表现为:
介质击穿
铝互连线损伤与烧熔
硅片局部区域熔化
PN 结损伤与热破坏短路
扩散电阻与多晶电阻损伤(包括接触孔损伤)
触发CMOS 集成电路内部寄生的可控硅闩锁效应,导致器件被过大电流烧毁。
如果带电体的静电势或存储的静电能量较低,或静电放电回路有限流电阻存在,一次静电放电脉冲不足以引起器件发生突发性完全失效。但它会在器件内部造成轻微损伤,这种损伤又是积累性的。
随着静电放电脉冲次数的增加,器件的损伤阈值电压逐渐下降,器件的电参数逐渐劣化,这类失效称为潜在性失效。潜在性失效的表现形式往往是器件的使用寿命缩短,或者一个本来不会使器件损伤的小脉冲却使该器件失效。潜在性失效降低了器件抗静电的能力,降低了器件的使用可靠性。
半导体器件潜在性失效主要表现为:
栅氧化层损伤
栅氧化物愈合/短路
保护回路受损
电荷陷阱
PN结衰减
通过对历史案例的分析,元器件静电放电失效频发的一方面原因在于研制单位在元器件研制过程中缺少防静电设计,另一方面设计师在元器件选型时仅关注产品的电气性能和外形尺寸,未考虑元器件的抗静电能力,同时各场所单位也未进行有效的静电放电防护。
由于静电放电对器件的影响是通过电压和电流进行的,当器件两引脚间受到的ESD电压和电流超出了所承受的阀值就会造成器件损坏。因此元器件防静电设计可以通过在芯片上专门设计静电放电保护电路,用于提供ESD电流路径,以免ESD放电时,静电电流流入元器件内部而造成损伤。
通常保护电路设计采用两个基本原理:为输入输出引脚缓冲区到供电电源网络(VSS或VDD)提供一个良好的电流分流通道;或者可以通过在需要保护的芯片部位附件提供一个电压箝位设计,防止高压进入而损坏内部结构。
经过多年的理论积累和实践经验,目前已知的静电敏感器件主要包括单片集成电路、采用厚膜或微组装工艺制造的二次集成电路、微波组件、固体继电器、二极管、三极管、可控硅、声表面波器件等。
因此从可靠性增长工程开始,为消除和控制常见元器件失效模式,提高电参数一致性,降低元器件失效率,明确要求过电应力敏感的器件,ESD≥1000V,过电应力较不敏感器件ESD≥2000V。从元器件技术状态的源头进行控制,促使研制单位在产品研制过程中增加防静电设计。
在实际控制中,以单片集成电路为例,产品在鉴定和质量一致性检验中均需开展静电放电敏感度试验,原则上要求ESD≥2000V。如由于电路工艺和设计限制无法满足ESD≥2000V的要求,必须进行逐批地检测和考核,同时需要在技术标准中的用户指南内说明产品在抗静电方面的隐患,并给予使用提醒和建议。
静电放电防护的基本原则主要有两种:一是抑制静电电荷的产生和积累;二是安全、迅速、有效的消除已产生的静电电荷。目前在工程实践中采取的静电防护主要方法为:接地、中和、增湿、屏蔽等。
接地是静电放电防护中最普遍、最有效的措施。接地是将导体通过接地材料将静电荷引入地下,避免电荷越积越多而对地产生高电位。实现接地一般可通过以下途径:在防静电工作区内设置接地/等电位系统,实现ESD接地,使电子元器件、人员和其它静电导体(含台垫、小车等)处于相同的电位;凡进入工作区的人员均需穿戴防静电工作服、防静电鞋套,接触元器件时佩戴防静电腕带;工作场所内部可铺设防静电地板,配备防静电椅和台垫;元器件通过防静电小车、防静电盒等方式实现在不同场所的周转等。
对于某些物体,例如普通塑料或其他绝缘体由于没有放电通道,使用接地技术不可以消散静电荷。典型的做法是利用离子化技术中和绝缘材料上的静电荷。通常利用静电消电器产生带有异号电荷的离子与带电体上的电荷复合,达到中和目的。常用的离子中和设备有:离子风机、风枪、风嘴、风帘、离子棒等。
在干燥条件下物体及空气时电荷的绝缘性提高,在元器件使用过程中更易携带静电电荷;当空气的湿度增加时,因空气及物体的导电性增加,带电部位发生局部放电而中和掉了刚产生的电荷,导致两物体不再带电。在静电防护中,对环境湿度必须有严格的要求,通常会把相对湿度控制在40%~60%。
采用防静电的包装带或包装管把元器件进行包覆,防止其受到外部静电的干扰,以便于元器件的储存、交接、运输。同时在拆卸时,需确保工作人员、工作台面等具有良好的接地措施。
元器件静电放电隐患贯穿元器件设计、生产、检验、交接、运输、使用全过程,因此静电放电防护工作必将一直伴随这航天型号。通用的防护手段不可或缺,但为满足新型号用元器件的发展对静电防护技术的提升需求,需要建立系统性、工程性的静电防护体系,遵循静电防护与全面质量管理相结合,静电防护与关键工序质量控制相结合,静电防护坚持领导、技术人员、基层员工三结合的原则,控制元器件静电放电损伤质量问题的产生,为保障型号元器件可靠性提供了有力的支撑。
共1条
1/1 1 跳转至页
如何控制元器件静电放电损伤的产生
关键词: 静电 放电
共1条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |