SAR切换电容ADC的基本原理(10位ADC示例),带数字输出的ADC基本原理图如下。采样状态 采样状态:电容充电至电压VIN。Sa切换至VIN,采样期间Sb开关闭合。保持状态 保持状态:输入断开,电容保持输入电压。Sb开关打开,然后S1-S11切换至接地且Sa切换至VREF。逐次逼近 1、第一个逼近步骤。S1切换至VREF。VIN与VREF/2比较如下图。 2、如果MSB = 0,则与¼VREF进行比较,S1切换回接地。S2切换至VREF。 3、如果MSB = 1,则与¾VREF进行比较,S1保持接地。S2切换至VREF。 重复如上步骤,直到LSB为止。可以简单理解为二分法逐次进行输入电压与参考电压的比较。首次于VREF/2比较,下次比较根据上次比较结果决定,如果MSB=1则与¾VREF比较。如果MSB=0则与¼VREF比较。后面决定与1/8VREF 3/8VREF、 5/8VREF、 7/8VREF之一做比较。循环直到输出LSB为止。
共9条
1/1 1 跳转至页
AD采样用了这么久,是时候熟悉一下内部结构了
前言 用了这么久ADC,从没细看过ADC的内部原理和如何获得最佳精度,今天看到一篇ST的官方文档讲的不错,这里整理分享给大家。SAR ADC内部结构 STM32微控制器中内置的ADC使用SAR(逐次逼近)原则,分多步执行转换,相关文章:详解STM32中的ADC。转换步骤数等 于ADC转换器中的位数。每个步骤均由ADC时钟驱动。每个ADC时钟从结果到输出产生一 位。ADC的内部设计基于切换电容技术。 下图介绍了ADC的工作原理。下面的示例仅显示了逼近的前面几步,但是该过程会持续到LSB为止。
SAR切换电容ADC的基本原理(10位ADC示例),带数字输出的ADC基本原理图如下。采样状态 采样状态:电容充电至电压VIN。Sa切换至VIN,采样期间Sb开关闭合。保持状态 保持状态:输入断开,电容保持输入电压。Sb开关打开,然后S1-S11切换至接地且Sa切换至VREF。逐次逼近 1、第一个逼近步骤。S1切换至VREF。VIN与VREF/2比较如下图。 2、如果MSB = 0,则与¼VREF进行比较,S1切换回接地。S2切换至VREF。 3、如果MSB = 1,则与¾VREF进行比较,S1保持接地。S2切换至VREF。 重复如上步骤,直到LSB为止。可以简单理解为二分法逐次进行输入电压与参考电压的比较。首次于VREF/2比较,下次比较根据上次比较结果决定,如果MSB=1则与¾VREF比较。如果MSB=0则与¼VREF比较。后面决定与1/8VREF 3/8VREF、 5/8VREF、 7/8VREF之一做比较。循环直到输出LSB为止。
SAR切换电容ADC的基本原理(10位ADC示例),带数字输出的ADC基本原理图如下。采样状态 采样状态:电容充电至电压VIN。Sa切换至VIN,采样期间Sb开关闭合。保持状态 保持状态:输入断开,电容保持输入电压。Sb开关打开,然后S1-S11切换至接地且Sa切换至VREF。逐次逼近 1、第一个逼近步骤。S1切换至VREF。VIN与VREF/2比较如下图。 2、如果MSB = 0,则与¼VREF进行比较,S1切换回接地。S2切换至VREF。 3、如果MSB = 1,则与¾VREF进行比较,S1保持接地。S2切换至VREF。 重复如上步骤,直到LSB为止。可以简单理解为二分法逐次进行输入电压与参考电压的比较。首次于VREF/2比较,下次比较根据上次比较结果决定,如果MSB=1则与¾VREF比较。如果MSB=0则与¼VREF比较。后面决定与1/8VREF 3/8VREF、 5/8VREF、 7/8VREF之一做比较。循环直到输出LSB为止。
关键词: AD 采样 结构
共9条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |