运放放大器采用正反馈设定滞回阈值,在运放的负端输入要比较的信号,运放输出端驱动一个NMOS管作为逻辑转换。
1.外部信号先输入,运放后供电时,运放是否会被搞死?什么情况下出现?
2.逻辑转换的MOS管是否有被常导通的情况?什么情况下出现?
运算放大器用做比较器时的一些问题:逻辑转换的MOS管是否有被常导通的情况?
3楼
你的MOS管由施密特比较器驱动,比较器输出当然可能让MOS管导通。比较器处于让MOS管导通的状态多长时间,MOS管就导通多长时间。
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |