这两天调试发现,该芯片的Timer6 比较输出PWM,会出现两个异常:
1.用的是PB14跟PB15,T初始化配置时,设置周期时,实际应该设置Timer6PeriodB的,但只能设置A才有输出,Timer6_SetPeriod(M4_TMR63, Timer6PeriodA, u16Period);
2.动态调整占空比时,测试软件,单独输出50%或者0都正常,但是先输出50%2秒后立马设置为0%就关不了,如果不对定时器stop,低电平就会有杂波,如果使用stop,那么就会关不下来,想要关下来就要加个延时,很神奇?
请问这是为啥呢
共2条
1/1 1 跳转至页
HC32F460Timer6PWM输出异常
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |