最近使用了一款ADC芯片,MCU使用的是STM32f103的板子,通讯使用的是三线SPI模式,有CS#,DATA,CLK,在使用中遇到一些问题,使用中发现在CS#拉低后,DATA会被ADC拉高(ADC不是输入状态),在CLK信号来后释放,这会导致在CS#拉低后且MCU为低时出现0.7V的台阶电平。尝试了各种方法,比如上拉电阻,更改MCU输出模式,台阶仍然存在,请问该台阶电平该如何解决。
共2条
1/1 1 跳转至页
2楼
可以尝试使用一个双向晶体管,将MCU的输出与ADC的输入连接起来,当MCU的输出为低时,双向晶体管的放大器会将ADC的输入拉低,从而避免出现0.7V的台阶电平。
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
与电子爱好者谈读图二被打赏50分 | |
【FRDM-MCXN947评测】Core1适配运行FreeRtos被打赏50分 | |
【FRDM-MCXN947评测】双核调试被打赏50分 | |
【CPKCORRA8D1B评测】---移植CoreMark被打赏50分 | |
【CPKCORRA8D1B评测】---打开硬件定时器被打赏50分 | |
【FRDM-MCXA156评测】4、CAN loopback模式测试被打赏50分 | |
【CPKcorRA8D1评测】--搭建初始环境被打赏50分 | |
【FRDM-MCXA156评测】3、使用FlexIO模拟UART被打赏50分 | |
【FRDM-MCXA156评测】2、rt-thread MCXA156 BSP制作被打赏50分 | |
【FRDM-MCXN947评测】核间通信MUTEX被打赏50分 |