有时候，为了CE/RE好过，就在输出端放置一级共模电感。
但是，做工业平板电源/导轨电源，要求电源抗扰等级较高，RS/CS/EFT/输出EFT等等测试强度高。
会发现，如果不把输出那个共模电感短路掉，在做如上抗扰测试时，输出的电压会掉坑超过规格范围。
哪位大神知道，共模以什么模型或者形式干扰了输出电压环（光耦或431回路）？
小弟，实际整改发现，把431回路面积减小有好处。把输出功率整流环路面积减小也有好处，共模之后靠近输出端放置对大地的Y电容也有好处，只是不知道这个共模是怎么产生影响的？
| 打赏帖 | |
|---|---|
| 嵌入式LinuxC语言程序调试和宏使用技巧被打赏50分 | |
| 让代码中包含最新的编译时间信息被打赏50分 | |
| rtthread硬件加密--2crc加密分析被打赏10分 | |
| 【分享开发笔记，赚取电动螺丝刀】mcxa156使用低功耗定时器适配硬件RTC框架被打赏26分 | |
| 【STM32F769】AI之与本地deepseek对接被打赏50分 | |
| Buck电路工作在CCM模式下电感电流的计算公式是什么？被打赏5分 | |
| buck电路工作原理被打赏5分 | |
| 基于MSPM0L1306的MODBUS-RTU协议通讯实验被打赏100分 | |
| 我想要一部加热台+多合一调试工具被打赏18分 | |
| 每周了解几个硬件知识+485硬件知识分享被打赏10分 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂