从图1的框图(取自ST的TS555低功耗单CMOS计时器的数据表)中,我们可以看到放电引脚(pin7)与输出引脚(pin3)重复。实际上,它们只同时处于“低”(Low)状态。而在“高”(High)状态下,输出引脚可以产生源电流,而放电引脚则是漏极开路(Open Drain)状态,或旧式555的开集极电路(Open Collector)状态。图1:TS555低功耗单CMOS计时器框图(来源:STMicroelectronics)图2中的电路结合了输出和放电引脚的灌电流,使我们可以将输出电流增加一倍。电阻器R3和R4是负载的一部份,它们将灌电流限制在安全值以内。
图2:该电路结合了TS555的输出和放电引脚的灌电流,使输出电流加倍这一倍增的代价是精度有些微下降:现在,电路更容易受到电源电压变化的影响。尽管如此,对许多应用来说,精度的小幅降低是令人可以接受的权衡折衷。现在,让我们尝试使用555的新电路来做一些有用的事情。测量电容的等效串联电阻(ESR)可能会有问题,因为ESR可能非常低,大约只有数十毫欧(mΩ)。因此,电流必须足够大,才能可靠地测量它。应用电路如图3所示。
图3:使用图2中介绍的概念测量电容ESR的应用电路该电路通过电容Cx产生周期约为10µs的短电流脉冲(小于1µs);电容上的压降(Vesr)与其ESR成正比。因此,将此压降与R3、Cx上的电压(V)比较,即可计算出ESR:r = R3 * Vesr / 2*(V-Vesr)或者您也可以简单地从几个备选电容中选择 ESR最低的那一个。
共2条
1/1 1 跳转至页
强大的555计时器和ESR电容表

让我们看看如何有效地将普通555计时器的输出灌(sink)电流增加一倍。
关键词: 555 计时器 ESR 电容表
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
“我踩过的那些坑”主题活动——第001期 | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
多组DCTODC电源方案被打赏50分 | |
【我踩过的那些坑】STM32cubeMX软件的使用过程中的“坑”被打赏50分 | |
新手必看!C语言精华知识:表驱动法被打赏50分 | |
【我踩过的那些坑】杜绑线问题被打赏50分 | |
【我踩过的那些坑】STM32的硬件通讯调试过程的“坑”被打赏50分 | |
【我踩过的那些坑】晶振使用的问题被打赏100分 | |
【我踩过的那些坑】电感选型错误导致的处理器连接不上被打赏50分 | |
【我踩过的那些坑】工作那些年踩过的记忆深刻的坑被打赏10分 | |
【我踩过的那些坑】DRC使用位置错误导致的问题被打赏100分 | |
我踩过的那些坑之混合OTL功放与落地音箱被打赏50分 |