EEPW论坛

FPGA的设计开发流程主要包括

四个步骤：设计输入（Design

Entry）、仿真（Simulat
ion）、综合（Synthesis）及

布局布线（Place & Route）

。

1. 设计输入（Design

Entry）

Summit公司

的VisualHDL、Mentor公司

的Renoir、Aldec公司

的ActiveHDL。均支持图文
混合的层次化设计。三者都提

供PC版本，VisualHDL还有工

作站版本。

图形输入包括状态图、真值

表、流程图、方框图等。其中

流程图输入方法是Renoir独
有的。文本输入包

括VHDL和Verilog，上述工具

都而且同时支持两种语言。

Renoir支持HDL2GRAPH，即

从VHDL/Verilog语言模块转换

到图形。这一特性有助于分析
已有HDL的语言结构。

ActiveHDL提供HDL语法高亮

显示、自动产生文本结构、自

动格式化文本等非常有益的
文本编辑浏览特性。Renoir和

VisualHDL甚至不提供最基本

的HDL语法高亮显示。

2. 仿真（Simulation）

仿真包括功能仿真和时序仿

真。其中，功能仿真在布局布

线之前；时序仿真在布局布
线之后。仿真工具有Mentor公

司的Modelsim和Aldec公司

的ActiveHDL，二者同时支

持VH
DL和Verilog的仿真。Cadence

公司也提供仿真工具，似乎对

Verilog的支持更强，没有评
估过。Modelsim同时提供PC和

工作站版本，ActiveHDL只

有PC版本。

其中Modelsim是工业界应用

最广的仿真工具，已经成为事

实上的标准。界面简洁，仿
真速度快，功能强大而稳定。

ActiveHDL提供图示化仿真

激励输入，而且有testbench

的自动生成模板，这些特性都
是独有的。而且语言的在线帮

助系统非常好。

3. 综合（Synthesis）

综合工具实现从HDL语言

到FPGA或ASIC网表的生成。目

前有Synopsys公司的FPGA

Comp
iler II、Mentor公司

的Examplar和Synplify公司的

Synplicity。三者都有PC和工

作站版
本。

其中FPGA Compiler II是应

用最广的，只支持FPGA的综合

。Synopsys公司另外有ASIC
的综合工具。

Examplar同时支

持FPGA和ASIC。

Synplicity界面简洁，据说

综合速度比其他二者更快。

4. 布局布线（Place &

Route）

布局布线采用FPGA厂商提供

的工具。Xilinx有Foundation

Series和Alliance Series
两个系列，分别支持几十门级

以下和以上的FPGA。Altera的

两个系列是MaxPlusII和Qua
rtus。