网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 综合技术 » 请教怎样用VHDL语言写testbench啊。

共1条 1/1 1 跳转至页

请教怎样用VHDL语言写testbench啊。

stone1
菜鸟
2005-09-08 06:31:55     打赏
很多书上都没有介绍testbench的写法，有也是verilog的，或者是英文的太多，小弟我急着写它用modelsim仿真，各位知道的大哥能不能给我一些入门的资料，或举几个简单的例子呀，帮帮我了，谢谢！
回复
收藏
0



关键词： 请教     怎样     语言     testbench    

共1条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]