请教怎样用VHDL语言写testbench啊。-电子产品世界论坛

共1条 1/1 1 跳转至页

请教怎样用VHDL语言写testbench啊。

菜鸟

2005-09-08 06:31:55 打赏

很多书上都没有介绍testbench的写法，有也是verilog的，或者是英文的太多，小弟我急着写它用modelsim仿真，各位知道的大哥能不能给我一些入门的资料，或举几个简单的例子呀，帮帮我了，谢谢！

关键词：请教怎样语言 testbench

共1条 1/1 1 跳转至页

打赏帖
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分
【分享评测，赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分
换逻辑分析仪+上下拉与多路选择器被打赏29分
Let'sdo第3期任务合集被打赏50分
换逻辑分析仪+Verilog三态门被打赏27分
换逻辑分析仪+Verilog多输出门被打赏24分
【分享评测，赢取加热台】使用8051单片机驱动WS2812被打赏40分