EEPW论坛

"模拟-综合"涵盖了几种旨在提高工程师设计模拟电路效率的方法。 　　作者：Gabe Moretti,《EDN》技术编辑 　　数字设计的商用逻辑综合工具可大大提高设计师的设计效率。该技术不仅改进了数字设计，而且还促进了20世纪90年代半导体产业的巨大增长。在电子设计中，综合就是在较低的抽象层次自动地将某个电路的描述编译成等效电路。为了实现这种变换，逻辑综合工具采用一种实现基本逻辑功能的预设计单元库来把设计师描述的电路映射成门电路的集合。数字综合把寄存器传送级（RTL）设计转换成门电路级等效电路。只要物理参数不是至关重要的，逻辑电路设计师便可以使用数字综合，无须过多考虑物理实现方法。 　　现在，半导体制造工艺的进步已使晶体管的尺寸缩小到极小，因此设计师必须考虑到设计的物理特性问题。物理综合工具是对逻辑综合的一种补充，物理综合工具允许设计师规定电气和物理参数，以指导布局布线工具。这些工具使用起来要比逻辑综合工具困难，原因是它们需要有关电气寄生效应和制造工艺方面的知识才能提供所需的指令。工具遵循设计师的指令工作，并在生成和调整实现设计的逻辑门序列时考虑到物理隐含义。大多数线宽为 180 纳米及180纳米以下的设计均要求采用物理综合。物理综合应用上的复杂性与工程师使用模拟综合时遇到的困难类似。当一个产品要求从计算系统转向通信系统时，设计公司的生产效率就会下降，这是因为一个设计中的模拟部分的效率不会像数字设计那样达到很高的效率。 　　电子工业要持续增长，就要大大提高模拟设计的效率。混合信号器件可以提供机械系统与计算系统之间的接口，并能实现通信系统的互连。最近三年，几家新公司瞄准了模拟综合市场。就像任何开创性工作那样，模拟综合市场也是好坏参半，模拟综合领域没有提供一种统一的解决问题的方法。多数早期的供应商均在重新审视其营销方式。 　　模拟设计与综合 　　模拟设计比数字设计难度大、费时间。模拟设计师的人数也远远少于数字设计师，因此，随着混合信号设计数量的增加，生产率便成了瓶颈。工程师设计模拟电路的方法是，先输入原理图，再利用原理图编辑程序的特性和标示功能来确定各个元件的规模并为它们设定偏置。为了对设计进行仿真以观测其工作特性，工程师必须研制测试台，设定工作目标，进行仿真，必要时修改电路，然后再重复以上过程，直到达到设计目标为止。由于模拟仿真属计算密集型，这一仿真过程所需时间比数字仿真长。工程师一旦定下某一电路，就必须把网表提供给布局布线和提取工具，以完成设计过程。模拟综合工具可加快设计的仿真，优化设计过程，节省大量的时间（参考文献1）。模拟综合与数字综合迥然不同。数字综合使用它在单元库中找到的单元来实现所需功能，从而把对一个功能块集的描述映射成一个门电路序列。每个单元库都是某个芯片制造厂和某种工艺专用的，但这些单元都是门级电路，而不是晶体管级电路。由于设计师必须直接用晶体管和基础无源器件来实现设计，所以模拟综合没有单元库。模拟综合从实现某一模拟功能的一个通用电路开始，例如锁相环(PLL)、模/数变换器(ADC)、数/模变换器(DAC)或谐振器。它生成能最佳满足设计师设定的参数和目标的实现程序。在这个过程中，它可能产生成百上千个电路实例。该方法的优点是，没有经过模拟设计培训的设计工程师只要选择一个模板并输入工作要求和合适的过程参数，即可生成混合信号设计的模拟部分。如果逻辑设计师对阐述所需电路的性能的基本物理和电气定律有所了解，这种方法很有用。而对于许多数字设计师来讲，这种培训要求他们更新电子学方面的知识。 　　最初推出的模拟综合工具是一种由功能模板、试验台生成程序、仿真程序和评估程序组成的系统。评估程序可以决定结果是否达到了目标，系统是否需要修改某些参数并重新执行此过程。在修改参数时，工具可以采用随机算法，如Monte Carlo，也可以使用更精确的以先前结果为决策依据的试探性算法。市场结果产生了若干产品系列，这些产品都力图提高模拟设计的生产率。你现在仍然可以找到采用这些方法来解决问题的模拟综合产品。你可能会发现有些供应商销售IP（知识产权）功能块和工具，并使之符合你的要求。此外，你还可以使用现场可编程模拟阵列(FPAA)。 　　综合工具 　　ADA（模拟设计自动化）公司用其Genius系列产品来解决模拟综合问题。这些工具与Cadence公司、Mentor公司和 Synopsys公司的模拟设计环境相整合。在电路拓扑、试验台和过程模型文件给定的情况下，创新的Genius产品允许设计师寻求一组有可能使用的方法。这种综合引擎利用模板库的输入和客户提供的模拟仿真程序，产生能符合设计目标的结果。它使用智能系统算法来达到以下四个目标--局部参数、全局参数、拓扑选择参数或完全结构综合--之一，具体视设计师的选择而定（参考文献2）。该系统并行生成多个候选结果，并将它们保存在工程师可利用Explorer Genius来浏览的数据库中。该产品采用多种方法来使结果可视化，从而便于选择供最终验证的候选结果。你一旦找到了结果，就可以把它保存在你的IP数据库中。这一功能使用户增强综合工具使用的模板数据库，并能使设小组和设计公司开发专用的IP数据库。 　　另一家供应商Antrim设计公司修改了它的经营目标，即从行为模拟仿真供应商转变为模拟和混合信号电路开发平台供应商。该公司用的Aptivia开放式平台适用于规范驱动的混合信号设计，它提供了一种分析、表征和验证模拟和混合电路的自动化方法。设计师可以测定设计特性，生成和运行试验台，进行各种试验，分析结果，然后完成对工作规范和性能规范是否可行的验证。该工具使用 Antrim 公司的Burst Licensing仿真功能来支持分布式处理，从而可以利用处理器在网络上并行地运行许多试验台和进行试验。设计师既可用人工方法寻求生成的途径，也可以使用供选择的综合－优化模块。这一引擎使用一个模板数据库，可进行交流分析、直流分析、瞬态分析和噪声分析，并可监视用户所选择参数的测量值。你可使用 OmniSim 仿真程序来评估候选电路。用户可为要使用的仿真程序提供激励文件，并可获取所得结果的最终网表。 　　与卡内基－梅隆（Carnegie-Mellon）大学（匹兹堡）有着技术交往的 Neolinear 公司完成了模拟/射频设计师所面临的三项劳动密集型任务：通过确定与工作规范有关的合适器件的宽度、长度和m系数来制定电路拓扑的规格；把已定规模的电路拓扑转换成物理布局；按照设计流程中的设计规则和制造工艺检验设计。NeoCircuit 和 NeoCircuit RF 使用用户提供的模拟仿真程序来为模拟和射频原理图分别设定规模和偏置，以验证向既定目标逼近的情况。NeoCell对所选定的电路自动布局布线。一旦完成布局设计就可以使用 NeoCircuit 或 NeoCircuit RF 来验证所提取的带有寄生参数值的网表。Neolinear 公司已经与 Cadence 公司达成一项独家经销协议。根据此项协议，Cadence 公司是 NeoCell 的独家经销商,而且Neolinear公司的所有产品都与Cadence 公司的产品整合在一起(图1)。 　　只要观察一下Neolinear 公司的m系数处理方法的一个侧面，就可以对模拟综合的复杂性有所了解。至于m系数的定义，目前尚无权威的工业标准。工艺文件通常描述用来鉴定某个器件是否合格的w参数、l 参数和 m 参数。比较常用的定义将 m 用作乘数，表示有 m 个各自独立的并行器件。然而，实际上这种用法主要取决于设计公司以及工程师建立成套工艺开发工具（PDK）的方法。PDK包括工程师从原理图到布局验证所需的一切工具。它包含有器件模型、设计规则、层映射和有关布局的其它信息。许多PDK还包括电子设计自动化（EDA）供应商专有信息（如 Cadence公司的 P-单元）和布局与原理图对比检验工具的提取板（如 Cadence公司的 Assura）。你可以配置Neolinear公司的各种工具，以适合你的PDK。一个设置文件可使你规定 m 是指 "并行器件数目"、"条纹宽度"，还是指"器件中指状元件数目"。用来生成总宽度的条纹数目决定指状元件数目。假设你希望w/l 等于 800/10。在一些成套工具中，你说 800/10和m,意指你想要 10 个器件，每个器件的w/l 为 80/10。在另一些成套工具中，同样的输入将会给出10 个800/10 器件，结果得到的 w/l 等于 8000/10。然而，在其他成套工具中，你可以独立于总宽度来确定条纹宽度，因此PDK可间接计算出指状元件的有效数目。 Neolinear 公司接受对m系数的上述所有解释，并使用PDK中的信息来选择PDK处理设计时必须采用的语义。NeoCircuit 设置文件实质上是设计环境中回叫功能的复制。譬如，当设计师把原理图上FET器件的宽度增加一倍时，源极面积就翻一番。设置文件反映出这种变化。NeoCell 包括一个存储设计规则的技术文件、用户优先选择权（如，如何使器件交错）和工艺参数。由于NeoCell文件必须包括专用工艺和专用布局布线的全部规则，所以它比NeoCircuit文件长。 　　模板物有所值 　　斯坦福大学（美国加州）成立一个叫Barcelona Design(巴塞罗那设计公司)，专门研究有关模拟设计和凸面优化算法的交叉功能边界的确定。它为模拟综合提供了创新的经营方法。该公司提供的综合模板可以通过互联网登录访问。用户可查看该公司网页，选择放大器或数据变换器等模拟电路的模板，提供其要求，选择一个由巴塞罗那设计公司支持的芯片加工厂，并接收加工硅片所需要的所有数据。根据这种原来的经营模式，系统公司可以购买综合平台并将它安装在自己的企业网上，从而生成一个专有的模拟IP开发系统。后来，他们又认识到，模板是很有价值的知识产权。因此，他们改变了公司的营销策略，将公司定位为一个IP（知识产权）供应商，而不是工具的供应商。虽然大的系统公司仍可以经许可复制 Prado 综合平台，但是必须支持他们用来生成生产中所用电路的每个模板的费用。新的经营模式是对最后完成的设计进行收费。按照这种方式，巴塞罗那设计公司经济地分享着其客户的成功，并以传统 EDA 供应商所不可能采用的方式扩大它的收入潜力。由于客户获得有用的模拟模块既需要知识产权又需要综合平台，所以该公司与传统的IP公司相比还享有独特的优势。该公司这个特点是又与只销售模拟IP（知识产权）的供应商截然不同的。 　　巴塞罗那公司推出的最新综合引擎系列 Miro包括新的CGS18T 工具。这种工具以TSMC 的 0.18 微米数字 CMOS 工艺为目标，为时钟生成与同步提供灵活的、高性能PLL（锁相环）。为了利用这一工具，工程师可使用 Prado 综合平台来定义锁相环要求，规定目标工艺和电路参数（如输入频率和频率倍增系数），并规定硅片面积、功耗、时钟抖动和其他参数。用户可以选用的条件有49个之多，其中包括工艺组合、电压组合和温度组合等等。然后，Prado 综合平台使用 Miro CGS18T 锁相环引擎自动为每个晶体管确定长度、宽度和指状元件的数量(巴塞罗那公司的释义中的m系数)。该引擎还可确定环路滤波器中无源元件的参数值、环状振荡器VCO（压控振荡器）中的级数、电荷泵电流以及电路的布局布线。 　　设计师可以探讨该电路的特性（图2），修改输入参数，并继续进行设计，直到获得满意的结果。你可以通过万维网免费探讨你的设计思想。一旦把数据下载到你的系统，即要付费。 　　现场可编程模拟阵列(FPAA) 　　Anadigm公司（摩托罗拉的一家子公司）生产了用于模拟电路开发和编程的现场可编程模拟阵列(FPAA)器件及软件工具 (参见附文《现场可编程模拟阵列：按结构综合》)。它提供一个可配置模拟模块(CAM)的库。你可以利用这一CAM库和AnadigmDesigner2 软件工具来实现一系列的模拟功能。CAM允许你在更高的抽象层工作，从而简化了模拟电路的设计。CAM的功能包括滤波级、求和/求差级、电压倍增级、整流器和振荡器。所有这些功能都具有可由用户定义的属性。通过拖放CAM，你就可以设计和仿真一个完整的模拟系统，然后使用开发系统来为FPAA编程并测试你的设计。设计环境包括一个时域功能仿真程序，其用户界面提供的步骤与在实验室进行小型测试的步骤类似。AnadigmDesigner2可自动地把设计转换成C代码模块，再由C代码模块来使微处理器控制嵌入式系统中的电路，从而支持FPAA现场重新配置。这样，你就可以开发出实时利用系统资源来控制和调整模拟功能的代码。 　　模拟设计是一种艰难的艺术 　　模拟综合的目标是向自动生成设计的设计工具描述某些所需的电路特性或目标。为了达到预期的效果，应有各种各样的电路类型和体系架构作为综合的出发点，因为成功取决于预想的设计与起始模板的良好匹配。许多系统公司都有希望反复使用的模拟设计，而实现反复使用的方法无非是修改性能规范或根据新工艺重新制定设计目标。这项任务中最耗时的是仿真。目前正在使用的大多数模拟仿真程序都是20世纪 70 年代后期由美国加州大学伯克莱分校研制的不同版本的Spice 仿真程序。尽管人们做了多次尝试，但目前仍无人能够做出性能比 Spice好、精度与Spice相当的模拟仿真程序。也有一些新型仿真程序声称其仿真质量已达到 Spice 水平，但仿真时间已大大缩短。例如，Nassda 公司就开发出一种 HSIM 工具，据称仿真结果与 Spice接近，而执行时间则明显缩短。于是，你就可以人工重新制定设计目标，并使用诸如HSIM那样的仿真程序来验证你的工作。如果结果看上去有希望，再使用一种Spice 仿真程序来认证设计。如果你熟悉原始设计并理解目标工艺的要求，那你不使用模拟综合工具也能完成这项任务。 　　如果你需要设计的某种模拟电路与供应商所提供的功能模板都不吻合，你必须按照老方法从头开始进行设计。两家新公司认为，提高模拟设计生产率的途径是为设计师提供比现有工具更好的工具。Orora设计科技公司就是其中一家公司。该公司认为与数字综合方法并驾齐驱的模拟综合是不可能实现的，即使有可能，模拟设计师也决不会接受。然而，对更好的模拟设计工具的需求确实存在，而且该公司的官员认为，Orora具有开发这些工具的技术知识。Orora 公司的目标是为模拟设计师开发出创新的 CAD 工具，用以缩短设计周期，有助于提高设计的创新性，还可以大大提高生产率。目前正在开发的产品中，有一种产品可使电路设计自动化。该产品利用设计师所熟悉的模拟仿真程序或解析建模方式，或同时使用两者来使器件/拓扑规范适配。如果你为这一工具提供一组可供选择的拓扑，那它就可以挑选出能够满足设计要求的一个最佳电路或一组最佳备选电路。因为模拟设计师习惯于原理图和图片，所以该工具使用可视化算法来提供反馈信息。第二种产品可使人工电路分析自动化。它可推导出一些关键性电路性能（如噪声系数和非线性）的解析表达式。该产品显著缩短典型模拟电路块的人工分析时间。这种工具具有一组假设（what-if）和灵敏度分析功能以及可视化功能。此工具适用于连续定时的模拟电路和离散定时的模拟电路。上述两种工具均可作为一种独立的产品来使用。Orora 公司已把这两种产品整合到 Cadence公司和其他 EDA 供应商的设计流程中。 　　CiraNova是另一家专门解决模拟设计复杂性的新公司。摩尔定律使模拟设计师的日子很难过。由于每一种混合信号芯片都需要独特的模拟电路，所以设计师承担的模拟设计比较多。产品生命周期之所以缩短是因为数字部分促进了产品投资的回收。产品寿命周期的缩短要求设计师提供更多的模拟设计，但是模拟设计师本来就奇缺。该公司认为，模拟设计，尤其是物理设计模拟过于复杂，无法完全自动化。生成高性能的模拟布局需要布局综合师拥有他们从不奢望的洞察力、技巧和艺术才能。然而，布局的任何替代方法都没有解决当代模拟设计师面临的生产率低这个根本问题。模拟设计师一直面临着如何将编译生产率和人工编辑质量进行折衷考虑的问题。设计师需要一组既能让他们随时实现自动化，又使他们在必要时交互控制和编辑布局的工具。CiraNova 公司正在开发一种允许互动式编译的工具，以提高模拟物理设计的效率。 　　内容提要 　　· 电子工业需要提高混合信号设计的生产率。 　　· 模拟综合比逻辑综合或物理综合更复杂。 　　· 充当单元库角色的模拟电路模板本来就是有价值的知识产权。 　　· 目前尚无一种EDA工具可以完全替代模拟工程师的创造性和洞察力。 　　插图说明 　　图 1 　　Neolinear 公司已经将其全部产品整合到 Cadence 公司的设计流程中。 　　图 2 　　用户可以在万维网上仿真其设计，并使用 Prado 综合平台来优化设计。 封面特写__2003年2月30日