EEPW论坛

在当前竞争激烈的市场环境下，采用灵活的可编程数字逻辑器件实现产品设计能加强产品的市场竞争力，提供有别于竞争者的个性化产品，同时降低市场风险。然而，在高性能产品设计中，采用FPGA的设计成本通常高达数千美元，通常被作为向ASIC过渡的一个中间环节，发挥验证设计和应用环境的作用，因而不适用于在批量大、成本要求低的产品设计中应用。 为此，市场存在着对低成本、高性能的FPGA器件的迫切需求，这一类FPGA能够避免FPGA向ASIC转化所需要的时间，进一步降低设计风险，加快产品的上市。并有可能在某些领域替代ASIC。 以前FPGA供应商通过减少FPGA的某一功能、优化和选择封装降低器件总的成本。虽然这样做能够在一定程度上减少FPGA器件的成本，但在成本非常敏感的市场中，性价比还是无法与ASIC竞争。采用嵌入式Nios处理器软核就是获得低成本FPGA的有效途径之一。 与许多独立的嵌入式处理器相比，Nios处理器FPGA的组合能够提供更强的处理性能和灵活性，并且具有更低的成本。以一个32位Nios处理器为例，它具有以下一些外围器件：一个固定波特率的UART，串行外围设备接口(SPI)，一个以太网接口，一个乘法单元和32K的片上RAM。这样一个配备齐全的处理器大约要用1,500个逻辑单元(LE)，或占用逻辑单元最小的Cyclone器件-EP1C3-上大约50%的逻辑资源。EP1C3在大批量时的价格是4美元。设计工程师在每次使用Nios处理器时都能“按要求创建”，而不用的外围器件也不会被浪费。相比之下，ASIC就没有这样的优点。 随着FPGA设计和制造技术的发展，芯片制造商已经能够有效地控制了FPGA器件的成本，因而，相对ASIC来说，设计工程师在产品设计中采用FPGA的优势就显现出来。以Cyclone系列低成本FPGA为例，主要表现在： 1. 具有与ASIC相近的价格点，并且无需NRE费用；2. 避免采用先进ASIC技术造成的开发成本快速增长的问题；3.降低了MoQ(最低出货量)的平均开发成本，有效地适应市场的快速变化。 由于低成本设计FPGA既具有FPGA的可编程性，又具有ASIC的成本优势，因而适合多种复杂系统级功能的集成，从而拓展了低成本可编程器件的应用范围，并为大批量生产提供优化的功能配置和丰富的片上资源。 一般来说，产品的平均销售价格(ASP)与销售的数量成反比。过去，FPGA器件的成本很高，在大批量生产中，工程师宁愿支付与ASIC开发需要的NRE费，采用设计灵活性高、成本相近、具有可编程特性的低成本FPGA能够节省从FPGA到ASIC转换所花费的时间和设计投入。 作者：Paul Chan Marc Lee Altera Corporation