EEPW论坛

位于比利时的IMEC微电子中心一位高级研究人员声称，被半导体工业寄予厚望能降低漏电流的高K值门介电材料，如今面临难以解决的稳定性和可靠性的双重挑战。 Robin Degraeve在国际可靠性物理论坛(IRPS)发表演讲时表示，当给高K值材料加上电压时，由于高K绝缘层电荷受阻，“阈值电压会出现明显而迅速地偏移。” 在脉冲条件下，集成电路工作时的偏移电压高达80到100mV。在直流条件下，偏移较小，在40mV的范围内。 用1V电源供电的集成电路工作时一般阈值电压在400mV的范围内。出现80到100mV的阈值电压偏移对电路设计人员构成巨大的挑战。这种偏移将使原本对极小电压改变都很敏感的模拟电路设计遭遇额外的问题。 Degraeve 表示，“这是高K值材料的固有特性。目前没有解决这些问题的良方。设计师的问题是，‘你是否能忍受？’” IMEC小组已测试了许多种高K值绝缘材料的组合，所有组合都遇到电荷trapping的问题。他说道，从工艺稳定性的角度看，最有希望的材料是二氧化鉿。Degraeve领导的研究小组被认为是在高K值研究领域最出色的团队之一。