EEPW论坛

在最近举行的电子设计质量国际会议(ISQED)上，专题小组会议的与会者表示，集成电路封装设计已经成为交付芯片的巨大瓶颈，但是目前还没有什么有用的自动化工具。他们也强调“需要集成电路/封装协同设计”，但同时也承认这不可能很快实现。 2,000管脚GHz级I/O倒装BGA等先进封装的出现，推动了协同设计的必要性。Synopsys工程副总裁C.Y. Ho认为这些封装可能会危及摩尔定律。他说，“我看到一些例子，芯片本身价值只有10美元，而封装要50美元。” 与会者表示，最需要的是联合设计芯片和封装的能力，以便可以在设计的早期阶段就可以评价封装方面的折衷。通过使用共同的成本模型，设计师可以确定芯片的层数和封装的层数。但到目前为止，现状是封装设计师独立工作，最多也只是使用Excel的表单作出决策。 意法半导体北美封装总监Mike Hundt表示，“封装设计师一度从不接触芯片设计师。他们在不同的建筑内，彼此之间从没有过电话讨论。但情况正在发生改变。” Hundt表示，只有BGA需要联合设计，两到四层BGA设计“效果很好”。他认为问题是越来越多的封装具有多于四层，I/O速度超过2Gb/sec。他进一步说，意法半导体正在开发更多层的封装，其中三或四层裸片叠在一起。