共2条
1/1 1 跳转至页
GAL 关于GAL的一个棘手的问题,我导师也不会,希望大家讨论
问
问题是这样的:采用一片GAL22V10,19个输入信号,1个输出信号,要求只有19个输入信号中有信号发生由低到高的跳变时,输出才动作,产生一个由高到低的跳变,然后输出自动回复到高电平,除了输入信号中有由低到高的跳变,其它情况下输出保持高电平,不知道这种功能可能实现么?
答 1:
补充一下输入信号为一个高脉冲,要求输出信号为低脉冲
答 2:
如果做时序逻辑的话应该可以完成可以参考键盘扫描的原理,做一个4x5的矩阵,来判断19个输入信号的跳变,讲CPLD的书上应该有这样的例子可以参考
答 3:
用22V10这是一个单稳态电路。该电路要求输出经RC定时后反馈到输入端,使输出复位。
答 4:
还要补充一下,输入脉冲的宽度为几个us,不是太好办
答 5:
用gal22你要求输入信号抗干扰吗?还有输出的拉低时间具体多少?
答 6:
建议用cdld吧
答 7:
GAL做不到这样的功能,要用CPLDGAL的资源太少了,你的老师不知道吗?
干脆我做你的导师吧 答 8: 输出自动回复到高电平的时间?这段时间内如果再有触发输入,如何处理?(忽略?再延时?) 答 9: 仅有GAL无法实现μs级延时必须用RC延时或对时钟信号计数 答 10: 加个晶振应该能行 答 11: 需要使用时序电路!你既然有时间上的要求就一定要用时序电路了,不然你的那个输出的脉冲的宽度时间谁来定?单单靠门级延迟? 答 12: 这问题简单呀,用VHDL或Verilog!!!! 答 13: 太容易了,就是一个数字微分电路!太容易了,就是一个数字微分电路!只要把下降沿时的输出屏蔽了就是了。至于输出的电平,不会是问题吧 答 14: 在硬件上作文章应该可以,就是在输出口做好延时电路,gal22v10做,不会浪费资源的。我前段时间也是碰到一个类似的问题。 答 15: 应该是多路输入单稳态触发器,仅仅GAL不能 答 16: 同意楼上的意见,GAL实现不了理由:
1)GAL是单时钟逻辑,不可能实现多时钟逻辑的。
2)建议用单片机实现。 答 17: 同意HEXIAOXIAOHEXIAOXIAO说得对,用CPLD实现,比较方便,用VHDL或其他逻辑编程语言均可。首先弄清楚它的逻辑表达式。 答 18: 太简单了,用分离电路就能实现,还用什么gal啊浪费 答 19: ga做不了,内部的宏单元太少
干脆我做你的导师吧 答 8: 输出自动回复到高电平的时间?这段时间内如果再有触发输入,如何处理?(忽略?再延时?) 答 9: 仅有GAL无法实现μs级延时必须用RC延时或对时钟信号计数 答 10: 加个晶振应该能行 答 11: 需要使用时序电路!你既然有时间上的要求就一定要用时序电路了,不然你的那个输出的脉冲的宽度时间谁来定?单单靠门级延迟? 答 12: 这问题简单呀,用VHDL或Verilog!!!! 答 13: 太容易了,就是一个数字微分电路!太容易了,就是一个数字微分电路!只要把下降沿时的输出屏蔽了就是了。至于输出的电平,不会是问题吧 答 14: 在硬件上作文章应该可以,就是在输出口做好延时电路,gal22v10做,不会浪费资源的。我前段时间也是碰到一个类似的问题。 答 15: 应该是多路输入单稳态触发器,仅仅GAL不能 答 16: 同意楼上的意见,GAL实现不了理由:
1)GAL是单时钟逻辑,不可能实现多时钟逻辑的。
2)建议用单片机实现。 答 17: 同意HEXIAOXIAOHEXIAOXIAO说得对,用CPLD实现,比较方便,用VHDL或其他逻辑编程语言均可。首先弄清楚它的逻辑表达式。 答 18: 太简单了,用分离电路就能实现,还用什么gal啊浪费 答 19: ga做不了,内部的宏单元太少
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |