共2条
1/1 1 跳转至页
问
这是个差分ADC前的电路,这可以看成差分的低通滤波吧,如果差分输入的是直流信号,那么根据1/2PIRC来设置成让10HZ以下的频率通过(大致10HZ),来达到降低躁声。这样可以吗?谢谢
答 1:
图
答 2:
re艺术家啊.呵呵.
答 3:
不如分别接两个电容到地,共模与差模噪声都能抑制
答 4:
应该都接。即接三个电容。
答 5:
三个电容,差模和共模都滤波
答 6:
请问三个电容怎么接
答 7:
算上你的电容分别用一个电容对地!
答 8:
接两个电容到地,同样可以滤除差模信号。
答 9:
求教
我的电路如图:
现象是上电的时候显示较为稳定,但几秒钟后开始递减,且速度越来越快,最后到零,不再有任何反应。电阻加上和去掉一个样 答 10: 我描述一下我的电路发图没有成功,只能描述我的电路了。称重传感器输出的信号两端各经过一个10K的电阻连接到AD623的输入端,在AD623的输入端和电阻之间各连接一个0.1μF电容接地。 答 11: 可能是某个电容充上电了,改变了工作点。也许是电路设计不合理。
要不就是芯片发热什么的。 答 12: R,C的值应去多大?资料上推荐的接法是两个电阻都为100欧,电容为0。1UF。现在把电阻改为10K,对抑制躁声是不是要好点。 答 13: 改为10k未必要好你的阻抗增大了,干扰能实际造成影响需要的功率就变小了
我的电路如图:
现象是上电的时候显示较为稳定,但几秒钟后开始递减,且速度越来越快,最后到零,不再有任何反应。电阻加上和去掉一个样 答 10: 我描述一下我的电路发图没有成功,只能描述我的电路了。称重传感器输出的信号两端各经过一个10K的电阻连接到AD623的输入端,在AD623的输入端和电阻之间各连接一个0.1μF电容接地。 答 11: 可能是某个电容充上电了,改变了工作点。也许是电路设计不合理。
要不就是芯片发热什么的。 答 12: R,C的值应去多大?资料上推荐的接法是两个电阻都为100欧,电容为0。1UF。现在把电阻改为10K,对抑制躁声是不是要好点。 答 13: 改为10k未必要好你的阻抗增大了,干扰能实际造成影响需要的功率就变小了
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |