共3条
1/1 1 跳转至页
问
电路图为对非正弦波的峰值和谷值电压的检测,但对正弦波却无效,不知哪位高手可以解释一下为什么?要想对正弦波有效,芯片的外围该如何设置?要是哪位高手有其他高明设计能拿出来共享,那将是雪中送炭啊,小女子将感激不尽!! (前提条件:输入为标准正弦波,提供的电源为3V)
答 1:
是你的信号频率太高,或者太低了^_^这个不是峰值检测电路,因为能自己放电,只是有一定的放电时间常数而已。精度也不高。
拿左边的模块来说,只能保证输入信号较保持值大的时候能快速充电,并且在输入信号教保持值小的时候能缓慢放电而已。所以这个冲放电时间常数就决定了你的输入信号的频率范围……
具体时间常数可以自己算^_^ 答 2: 最上边那个100k电阻直接接到“输入”吧,公平点与电容连接的电阻应当大一些,否则容性太重。 答 3: 在峰值输出前加上一个运放在峰值输出前加上一个跟随器,对电容电压进行缓冲,防止通过R1和任何外部负载所引起的放电。 答 4: 这个电路只能检测峰谷均为正的电压右边的运放用于检测谷值,但必须谷点电压为正。正弦波形谷点电压是负的。要检测负的谷点电压,C2极性应该颠倒过来,而且运放必须有正负双向电源。
如果谷点电压可能正也可能负,C2可以用两个电解电容“背靠背”串联。
拿左边的模块来说,只能保证输入信号较保持值大的时候能快速充电,并且在输入信号教保持值小的时候能缓慢放电而已。所以这个冲放电时间常数就决定了你的输入信号的频率范围……
具体时间常数可以自己算^_^ 答 2: 最上边那个100k电阻直接接到“输入”吧,公平点与电容连接的电阻应当大一些,否则容性太重。 答 3: 在峰值输出前加上一个运放在峰值输出前加上一个跟随器,对电容电压进行缓冲,防止通过R1和任何外部负载所引起的放电。 答 4: 这个电路只能检测峰谷均为正的电压右边的运放用于检测谷值,但必须谷点电压为正。正弦波形谷点电压是负的。要检测负的谷点电压,C2极性应该颠倒过来,而且运放必须有正负双向电源。
如果谷点电压可能正也可能负,C2可以用两个电解电容“背靠背”串联。
共3条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |