共2条
1/1 1 跳转至页
epld,74lvth16245 我想用epld代替74lvth16245
问
我正在设计一个40008的板子,总线上有些外设是5V的,需要把总线作驱动来转换电平
另外还有一些组合逻辑
我想用lattice的4064(100)脚完成这两个功能,这样既能实现3。3V总线和5V总线的兼容,也能完成组合逻辑,同时布线时管脚可以随便调,成本还低
但不知道这样可行吗,有没有人这样用过,总线的传输速度会不会不一致,设计时需要注意那些问题?
另外有个问题,lattice的4000系列,IO用3。3V供电,输出可以定义为集电极开路,如果我把输出上拉到5V,这样用法安全吗?
特向各位大侠请教 答 1: 看EPLD选择3.3V并且耐5V的即可!
答 2: 基本可以总线传输速率:
只要是异步总线,基本上就没有问题。如果是同步总线就得先分析一下时序关系了。CPLD的延时在10ns左右,对较高速率的同步总线还是比较高的。 答 3: 4000应该是可以定义为OD脚哦 答 4: 我用的40008,管脚承受5V的电压没有任何问题.
另外还有一些组合逻辑
我想用lattice的4064(100)脚完成这两个功能,这样既能实现3。3V总线和5V总线的兼容,也能完成组合逻辑,同时布线时管脚可以随便调,成本还低
但不知道这样可行吗,有没有人这样用过,总线的传输速度会不会不一致,设计时需要注意那些问题?
另外有个问题,lattice的4000系列,IO用3。3V供电,输出可以定义为集电极开路,如果我把输出上拉到5V,这样用法安全吗?
特向各位大侠请教 答 1: 看EPLD选择3.3V并且耐5V的即可!
答 2: 基本可以总线传输速率:
只要是异步总线,基本上就没有问题。如果是同步总线就得先分析一下时序关系了。CPLD的延时在10ns左右,对较高速率的同步总线还是比较高的。 答 3: 4000应该是可以定义为OD脚哦 答 4: 我用的40008,管脚承受5V的电压没有任何问题.
共2条
1/1 1 跳转至页
回复
我要赚赏金打赏帖 |
|
|---|---|
| 【S32K3学习整理】使用 LPUART 的loopback 模式实现核间通讯被打赏¥28元 | |
| arduinounoq原生zephyr环境搭建被打赏¥31元 | |
| 树莓派3+Klipper,MPU6050共振补偿被打赏¥41元 | |
| GroveCreatorKit套件+摇杆测评被打赏¥18元 | |
| 设备功耗web监控界面(ESP32C5)被打赏¥28元 | |
| OrangePiZero2W系统被打赏¥33元 | |
| Linux环境下以模拟方式快速实现出入管理功能测试被打赏¥24元 | |
| 树莓派3+Klipper,老3D打印机满血升级被打赏¥33元 | |
| OK1126B-S开发板下串口屏及其应用被打赏¥21元 | |
| 低功耗超声波液位测距仪(ESP32S3)被打赏¥27元 | |
我要赚赏金
