共2条
1/1 1 跳转至页
epld,74lvth16245 我想用epld代替74lvth16245
问
我正在设计一个40008的板子,总线上有些外设是5V的,需要把总线作驱动来转换电平
另外还有一些组合逻辑
我想用lattice的4064(100)脚完成这两个功能,这样既能实现3。3V总线和5V总线的兼容,也能完成组合逻辑,同时布线时管脚可以随便调,成本还低
但不知道这样可行吗,有没有人这样用过,总线的传输速度会不会不一致,设计时需要注意那些问题?
另外有个问题,lattice的4000系列,IO用3。3V供电,输出可以定义为集电极开路,如果我把输出上拉到5V,这样用法安全吗?
特向各位大侠请教 答 1: 看EPLD选择3.3V并且耐5V的即可!
答 2: 基本可以总线传输速率:
只要是异步总线,基本上就没有问题。如果是同步总线就得先分析一下时序关系了。CPLD的延时在10ns左右,对较高速率的同步总线还是比较高的。 答 3: 4000应该是可以定义为OD脚哦 答 4: 我用的40008,管脚承受5V的电压没有任何问题.
另外还有一些组合逻辑
我想用lattice的4064(100)脚完成这两个功能,这样既能实现3。3V总线和5V总线的兼容,也能完成组合逻辑,同时布线时管脚可以随便调,成本还低
但不知道这样可行吗,有没有人这样用过,总线的传输速度会不会不一致,设计时需要注意那些问题?
另外有个问题,lattice的4000系列,IO用3。3V供电,输出可以定义为集电极开路,如果我把输出上拉到5V,这样用法安全吗?
特向各位大侠请教 答 1: 看EPLD选择3.3V并且耐5V的即可!
答 2: 基本可以总线传输速率:
只要是异步总线,基本上就没有问题。如果是同步总线就得先分析一下时序关系了。CPLD的延时在10ns左右,对较高速率的同步总线还是比较高的。 答 3: 4000应该是可以定义为OD脚哦 答 4: 我用的40008,管脚承受5V的电压没有任何问题.
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |