共2条
1/1 1 跳转至页
epld,74lvth16245 我想用epld代替74lvth16245

问
我正在设计一个40008的板子,总线上有些外设是5V的,需要把总线作驱动来转换电平
另外还有一些组合逻辑
我想用lattice的4064(100)脚完成这两个功能,这样既能实现3。3V总线和5V总线的兼容,也能完成组合逻辑,同时布线时管脚可以随便调,成本还低
但不知道这样可行吗,有没有人这样用过,总线的传输速度会不会不一致,设计时需要注意那些问题?
另外有个问题,lattice的4000系列,IO用3。3V供电,输出可以定义为集电极开路,如果我把输出上拉到5V,这样用法安全吗?
特向各位大侠请教 答 1: 看EPLD选择3.3V并且耐5V的即可!
答 2: 基本可以总线传输速率:
只要是异步总线,基本上就没有问题。如果是同步总线就得先分析一下时序关系了。CPLD的延时在10ns左右,对较高速率的同步总线还是比较高的。 答 3: 4000应该是可以定义为OD脚哦 答 4: 我用的40008,管脚承受5V的电压没有任何问题.
另外还有一些组合逻辑
我想用lattice的4064(100)脚完成这两个功能,这样既能实现3。3V总线和5V总线的兼容,也能完成组合逻辑,同时布线时管脚可以随便调,成本还低
但不知道这样可行吗,有没有人这样用过,总线的传输速度会不会不一致,设计时需要注意那些问题?
另外有个问题,lattice的4000系列,IO用3。3V供电,输出可以定义为集电极开路,如果我把输出上拉到5V,这样用法安全吗?
特向各位大侠请教 答 1: 看EPLD选择3.3V并且耐5V的即可!
答 2: 基本可以总线传输速率:
只要是异步总线,基本上就没有问题。如果是同步总线就得先分析一下时序关系了。CPLD的延时在10ns左右,对较高速率的同步总线还是比较高的。 答 3: 4000应该是可以定义为OD脚哦 答 4: 我用的40008,管脚承受5V的电压没有任何问题.
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
“我踩过的那些坑”主题活动——第001期 | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
【我踩过的那些坑】结构堵孔导致的喇叭无声问题被打赏50分 | |
【我踩过的那些坑】分享一下调试一款AD芯片的遇到的“坑”被打赏50分 | |
电流检测模块MAX4080S被打赏10分 | |
【我踩过的那些坑】calloc和malloc错误使用导致跑飞问题排查被打赏50分 | |
多组DCTODC电源方案被打赏50分 | |
【我踩过的那些坑】STM32cubeMX软件的使用过程中的“坑”被打赏50分 | |
新手必看!C语言精华知识:表驱动法被打赏50分 | |
【我踩过的那些坑】杜绑线问题被打赏50分 | |
【我踩过的那些坑】STM32的硬件通讯调试过程的“坑”被打赏50分 | |
【我踩过的那些坑】晶振使用的问题被打赏100分 |