EEPW论坛

问 在调试电路板时SDRAM出现奇怪现象，检查电路板走线，发现有些地址线，数据线长度相差有一倍，不知道这个会不会是引起SDRAM错误的原因。SDRAM为133MHZ
答 1: 一般最好是等长不过我看了一些韩国有名电子厂商的原版PCB，也是相差很多！ 答 2: 出现问题的现象是这样谢谢


用两块16位32M的SDRAM并联，组成64M32位的SDRAM,在做测试时发现低16位没问题，高16位出错，也就是低16位的那片SDRAM是没问题的，如果是因为地址线不等长引起的话，那低16位也应该是数据错误的，当现在低16位是没问题的。不知道这是什么原因！ 答 3: 你没有换一换片子试试？ 答 4: 可能有虚假焊接 答 5: 焊接应该没有问题焊接应该没有问题。同时生产了三块这样的板子，然后用软件对SDRAM测试，结果这三块板子的SDRAM出现同样的问题，我想不大可能三块板子同时虚焊活SDRAM坏掉。 答 6: 换一个 答 7: 降频看看设法把SDRAM的频率降一点看看有无改善. 答 8: 运行程序,用高频示波器测量读,写,片选,数据,地址等引脚信号!!! 答 9: 老大你看看sdram有没有配置对 答 10: 我们这里也出现国这样的问题我画的板子呢也不怎么样，长短差好多，我总觉得自己这里有问题，
我长短最多差5cm左右，但最后是软件那里出问题，差点被人诬陷，
所以做硬件的苦啊，你如果不懂软件，被人诬陷都还蒙在古里啊
所以应该好好和他们沟通谈谈，否则你被怎么整死都不知道，毕竟从新
做板要费钱啊，周期又长。  答 11: 时序分析跑这么高的频率，最好进行一下时序分析， 答 12: laijie_991说得好说出了我的心声。 答 13: 这个是不是要看运气啊？ 答 14: 这个问题已经解决首先感谢大家的支持，现在这个问题已经解决，时阻抗匹配的问题，我用200M示波器看了波形，发现有匹配电阻的clk线波形很好，但没有阻抗匹配的地址线很差，采用终端并联电阻（100）进行阻抗匹配后就好了
答 15: 请问一下都有哪些线需要放置匹配电阻？地址线、数据线、SDRAM控制线这些都需要么？
还有哪些需要?
电阻的位置有讲究么？ 答 16: 有频率决定有那些线需要匹配时由频率决定的，我的FLASH总线是33M的，所有的线都没有匹配，用示波器测量，波形都是很好，而SDRAM总线是133M的，这个频率相当高，就要加阻抗匹配，要加的电阻值要等于传输线的特性阻抗，大约在33－100左右，可以采用开始端串连或终端并联（并联接地）的方式。 答 17: 那是不是有关SDRAM的线都要加电阻匹配？对于比较高频的SDRAM是不是地址线、数据线和一些控制线都要加电阻匹配呢？ 答 18: 作ARM7的双面板需要放匹配电阻么？作ARM7的双面板需要放匹配电阻么？ 答 19: 我觉得你的layout 有问题我觉得你的layout 有问题 133 M 因该不算高 不加匹配电阻因该也能工作