共2条
1/1 1 跳转至页
ucosii ucosii 下的定时中断
问
ucosii下,观察到T1IR=0X01,VICEnable| =1<<5,但就是不能进中断。
不停的在运行IDLE任务。 答 1: 这样行吗?#define enable_timer1 \
VIC_LPCDESC.VIC_BASE->VICIntEnable |= 0x00000020
VICCNTL_DESC.VICCNTL_BASE->VICVectCntl2=(0X05 |INTER_ENABLE);
VICVECT_DESC.VICVECT_BASE->VICVectAddr2=(int)IRQ_TIMER1; 答 2: 何意,不解。 答 3: 关中断了吗? 会不会有OS_ENTER_CRITICAL()而没有OS_EXIT_CRITICAL();?
设置VIC: IRQ_TIMER1()为t1中断处理涵数
VICCNTL_DESC.VICCNTL_BASE->VICVectCntl2=(0X05 |INTER_ENABLE);
VICVECT_DESC.VICVECT_BASE->VICVectAddr2=(int)IRQ_TIMER1;
中断使能t1:
VIC_LPCDESC.VIC_BASE->VICIntEnable |= 0x00000020
答 4: 搞定了。原来是删掉了,选择中断为IRQ的语句.
不过现在有的函数还不能跳入
不停的在运行IDLE任务。 答 1: 这样行吗?#define enable_timer1 \
VIC_LPCDESC.VIC_BASE->VICIntEnable |= 0x00000020
VICCNTL_DESC.VICCNTL_BASE->VICVectCntl2=(0X05 |INTER_ENABLE);
VICVECT_DESC.VICVECT_BASE->VICVectAddr2=(int)IRQ_TIMER1; 答 2: 何意,不解。 答 3: 关中断了吗? 会不会有OS_ENTER_CRITICAL()而没有OS_EXIT_CRITICAL();?
设置VIC: IRQ_TIMER1()为t1中断处理涵数
VICCNTL_DESC.VICCNTL_BASE->VICVectCntl2=(0X05 |INTER_ENABLE);
VICVECT_DESC.VICVECT_BASE->VICVectAddr2=(int)IRQ_TIMER1;
中断使能t1:
VIC_LPCDESC.VIC_BASE->VICIntEnable |= 0x00000020
答 4: 搞定了。原来是删掉了,选择中断为IRQ的语句.
不过现在有的函数还不能跳入
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |