共2条
1/1 1 跳转至页
pll 问一个pll与总线速度的问题

问
我用总线方式驱动一个lcd,想让显示速度快一些
所以就有了以下问题
1。只改config.h的几个地方行不行?即只改:
/* 系统设置, Fosc、Fcclk、Fcco、Fpclk必须定义*/
#define Fosc 11059200 //晶振频率,10MHz~25MHz,应当与实际一至
#define Fcclk (Fosc * 5) //系统频率,必须为Fosc的整数倍(1~32),且<=60MHZ
#define Fcco (Fcclk * 4) //CCO频率,必须为Fcclk的2、4、8、16倍,范围为156MHz~320MHz
#define Fpclk (Fcclk / 4) * 4 //VPB时钟频率,只能为(Fcclk / 4)的1 ~ 4倍
2。如果不行,是不是必须改pll的配置?
3。外部总线速度最快能达到多少?
谢谢!! 答 1: 自己顶没人知道吗? 答 2: re.通过第一步设置后,PLL就会自动配置为相对应的值(条件编译)。
通过提高CCLK和设置BCFGx寄存器可以改变外部总线的速度。
所以就有了以下问题
1。只改config.h的几个地方行不行?即只改:
/* 系统设置, Fosc、Fcclk、Fcco、Fpclk必须定义*/
#define Fosc 11059200 //晶振频率,10MHz~25MHz,应当与实际一至
#define Fcclk (Fosc * 5) //系统频率,必须为Fosc的整数倍(1~32),且<=60MHZ
#define Fcco (Fcclk * 4) //CCO频率,必须为Fcclk的2、4、8、16倍,范围为156MHz~320MHz
#define Fpclk (Fcclk / 4) * 4 //VPB时钟频率,只能为(Fcclk / 4)的1 ~ 4倍
2。如果不行,是不是必须改pll的配置?
3。外部总线速度最快能达到多少?
谢谢!! 答 1: 自己顶没人知道吗? 答 2: re.通过第一步设置后,PLL就会自动配置为相对应的值(条件编译)。
通过提高CCLK和设置BCFGx寄存器可以改变外部总线的速度。
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
“我踩过的那些坑”主题活动——第001期 | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
多组DCTODC电源方案被打赏50分 | |
【我踩过的那些坑】STM32cubeMX软件的使用过程中的“坑”被打赏50分 | |
新手必看!C语言精华知识:表驱动法被打赏50分 | |
【我踩过的那些坑】杜绑线问题被打赏50分 | |
【我踩过的那些坑】STM32的硬件通讯调试过程的“坑”被打赏50分 | |
【我踩过的那些坑】晶振使用的问题被打赏100分 | |
【我踩过的那些坑】电感选型错误导致的处理器连接不上被打赏50分 | |
【我踩过的那些坑】工作那些年踩过的记忆深刻的坑被打赏10分 | |
【我踩过的那些坑】DRC使用位置错误导致的问题被打赏100分 | |
我踩过的那些坑之混合OTL功放与落地音箱被打赏50分 |