这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 综合技术 » 基础知识 » pll 问一个pll与总线速度的问题

共2条 1/1 1 跳转至

pll 问一个pll与总线速度的问题

院士
2006-09-17 18:14:16     打赏
pll 问一个pll与总线速度的问题



关键词: 一个     线速度     问题    

院士
2006-12-22 22:43:00     打赏
2楼
问 我用总线方式驱动一个lcd,想让显示速度快一些

所以就有了以下问题

1。只改config.h的几个地方行不行?即只改:

/* 系统设置, Fosc、Fcclk、Fcco、Fpclk必须定义*/
#define Fosc            11059200                    //晶振频率,10MHz~25MHz,应当与实际一至
#define Fcclk           (Fosc * 5)                  //系统频率,必须为Fosc的整数倍(1~32),且<=60MHZ
#define Fcco            (Fcclk * 4)                 //CCO频率,必须为Fcclk的2、4、8、16倍,范围为156MHz~320MHz
#define Fpclk           (Fcclk / 4) * 4             //VPB时钟频率,只能为(Fcclk / 4)的1 ~ 4倍


2。如果不行,是不是必须改pll的配置?

3。外部总线速度最快能达到多少?

谢谢!! 1: 自己顶没人知道吗? 2: re.通过第一步设置后,PLL就会自动配置为相对应的值(条件编译)。
通过提高CCLK和设置BCFGx寄存器可以改变外部总线的速度。

共2条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]