共2条
1/1 1 跳转至页
pll 问一个pll与总线速度的问题

问
我用总线方式驱动一个lcd,想让显示速度快一些
所以就有了以下问题
1。只改config.h的几个地方行不行?即只改:
/* 系统设置, Fosc、Fcclk、Fcco、Fpclk必须定义*/
#define Fosc 11059200 //晶振频率,10MHz~25MHz,应当与实际一至
#define Fcclk (Fosc * 5) //系统频率,必须为Fosc的整数倍(1~32),且<=60MHZ
#define Fcco (Fcclk * 4) //CCO频率,必须为Fcclk的2、4、8、16倍,范围为156MHz~320MHz
#define Fpclk (Fcclk / 4) * 4 //VPB时钟频率,只能为(Fcclk / 4)的1 ~ 4倍
2。如果不行,是不是必须改pll的配置?
3。外部总线速度最快能达到多少?
谢谢!! 答 1: 自己顶没人知道吗? 答 2: re.通过第一步设置后,PLL就会自动配置为相对应的值(条件编译)。
通过提高CCLK和设置BCFGx寄存器可以改变外部总线的速度。
所以就有了以下问题
1。只改config.h的几个地方行不行?即只改:
/* 系统设置, Fosc、Fcclk、Fcco、Fpclk必须定义*/
#define Fosc 11059200 //晶振频率,10MHz~25MHz,应当与实际一至
#define Fcclk (Fosc * 5) //系统频率,必须为Fosc的整数倍(1~32),且<=60MHZ
#define Fcco (Fcclk * 4) //CCO频率,必须为Fcclk的2、4、8、16倍,范围为156MHz~320MHz
#define Fpclk (Fcclk / 4) * 4 //VPB时钟频率,只能为(Fcclk / 4)的1 ~ 4倍
2。如果不行,是不是必须改pll的配置?
3。外部总线速度最快能达到多少?
谢谢!! 答 1: 自己顶没人知道吗? 答 2: re.通过第一步设置后,PLL就会自动配置为相对应的值(条件编译)。
通过提高CCLK和设置BCFGx寄存器可以改变外部总线的速度。
共2条
1/1 1 跳转至页
回复
打赏帖 | |
---|---|
【OZONE】使用方法总结被打赏20分 | |
【S32K314】芯片启动流程分析被打赏20分 | |
【LP-MSPM0L1306】适配 RT-Thread Nano被打赏20分 | |
今天的咸鱼也是曾经鱼跃龙门的天纵之才,中流击水,浪遏飞舟,粪土当年万户侯,数风流人物,还看今朝,被打赏5分 | |
分享一种检测按键状态的方法被打赏20分 | |
周末总结一下,STM32C0系列的开发经验被打赏50分 | |
【换取手持数字示波器】MicrochipMPLABHarmony框架下定时器配置被打赏20分 | |
【换取手持数字示波器】MicrochipMPLABHarmony框架下PWM配置被打赏20分 | |
【Cortex-M】Systick Timer使用被打赏10分 | |
分享汽车防盗系统的组成与分类(一)被打赏5分 |