EEPW论坛

问 做了个测试，结果出了很多问题，请周工帮忙

1。用示波器测量时，wr，oe的宽度不会发生变化。就是改变cclk的值再分别测量wr和oe，他们的宽度都不变。而且在波形匹配上，cclk和wr、oe的波形和书上描述的也不一样.
另外，从示波器上看到的wr波形很差，高电平有3。4左右，而低电平在2左右，这个是为什么？


2。cclk和xclk到底是个什么关系？书上说的是cclk是经过pll后给cpu的时钟，那xclk呢？从资料上看，xclk是给外部存储器做时钟用的，它还有什么其他用处？


请帮忙，谢谢！ 答 1: 还有 ，关于最大频率的问题如果按照书上介绍的那样，使用pll后最大60Mhz的cclk频率。

可我将PLLCFG改成0x27也能工作（11。0592的外部晶振）由M=cclk/Fosc可得cclk的频率都到了88MHz了 答 2: 我也想知道XCLK和CCLK的关系，请周公给解释一下 答 3: xclk和晶振什么关系书上也没讲？ 答 4: XCLK我也想知道这个很重要，最好有人能讲讲