共2条
1/1 1 跳转至页
LPC2104 我发觉LPC2104开发板启动代码中对时钟的初始化部分有误!

问
在光盘提供的启动代码target.c中,有TargetResetInit()函数如下:
void TargetResetInit(void)
{
/* 设置系统各部分时钟 */
PLLCON = 1;
#if ((Fcclk / 4) / Fpclk) == 1
VPBDIV = 0;
#endif
#if ((Fcclk / 4) / Fpclk) == 2
VPBDIV = 2;
#endif
#if ((Fcclk / 4) / Fpclk) == 4
VPBDIV = 1;
#endif
#if (Fcco / Fcclk) == 1
PLLCFG = ((Fcclk / Fosc) - 1) | (1 << 5);
#endif
#if (Fcco / Fcclk) == 2
PLLCFG = ((Fcclk / Fosc) - 1) | (2 << 5);
#endif
#if (Fcco / Fcclk) == 4
PLLCFG = ((Fcclk / Fosc) - 1) | (3 << 5);
#endif
#if (Fcco / Fcclk) == 8
PLLCFG = ((Fcclk / Fosc) - 1) | (4 << 5);
#endif
经过推算和调试验证,我发现这部分应该作一些修改如下:
void TargetResetInit(void)
{
/* 设置系统各部分时钟 */
PLLCON = 1;
if ( Fpclk/(Fcclk / 4) ) == 1
VPBDIV = 0;
#endif
#if ( Fpclk/(Fcclk / 4) ) == 2
VPBDIV = 2;
#endif
#if ( Fpclk/(Fcclk / 4) ) == 4
VPBDIV = 1;
#endif
#if (Fcco / Fcclk) == 2
PLLCFG = ((Fcclk / Fosc) - 1);
#endif
#if (Fcco / Fcclk) == 4
PLLCFG = ((Fcclk / Fosc) - 1) | (1 << 5);
#endif
#if (Fcco / Fcclk) == 8
PLLCFG = ((Fcclk / Fosc) - 1) | (2 << 5);
#endif
#if (Fcco / Fcclk) == 16
PLLCFG = ((Fcclk / Fosc) - 1) | (3 << 5);
#endif
通过调试,我发现我的改法应该是正确的,如果不改,在一些例子如UART0实验中,会造成Fcco的频率超出156~320MHz的范围,且VPBDIV也可能设置不正确。
请问我的改法是否合理呢,或者是我理解有误,望指点,非常感谢。 答 1: 您的判断是正确的,请参看我们最新的工程模板。
void TargetResetInit(void)
{
/* 设置系统各部分时钟 */
PLLCON = 1;
#if ((Fcclk / 4) / Fpclk) == 1
VPBDIV = 0;
#endif
#if ((Fcclk / 4) / Fpclk) == 2
VPBDIV = 2;
#endif
#if ((Fcclk / 4) / Fpclk) == 4
VPBDIV = 1;
#endif
#if (Fcco / Fcclk) == 1
PLLCFG = ((Fcclk / Fosc) - 1) | (1 << 5);
#endif
#if (Fcco / Fcclk) == 2
PLLCFG = ((Fcclk / Fosc) - 1) | (2 << 5);
#endif
#if (Fcco / Fcclk) == 4
PLLCFG = ((Fcclk / Fosc) - 1) | (3 << 5);
#endif
#if (Fcco / Fcclk) == 8
PLLCFG = ((Fcclk / Fosc) - 1) | (4 << 5);
#endif
经过推算和调试验证,我发现这部分应该作一些修改如下:
void TargetResetInit(void)
{
/* 设置系统各部分时钟 */
PLLCON = 1;
if ( Fpclk/(Fcclk / 4) ) == 1
VPBDIV = 0;
#endif
#if ( Fpclk/(Fcclk / 4) ) == 2
VPBDIV = 2;
#endif
#if ( Fpclk/(Fcclk / 4) ) == 4
VPBDIV = 1;
#endif
#if (Fcco / Fcclk) == 2
PLLCFG = ((Fcclk / Fosc) - 1);
#endif
#if (Fcco / Fcclk) == 4
PLLCFG = ((Fcclk / Fosc) - 1) | (1 << 5);
#endif
#if (Fcco / Fcclk) == 8
PLLCFG = ((Fcclk / Fosc) - 1) | (2 << 5);
#endif
#if (Fcco / Fcclk) == 16
PLLCFG = ((Fcclk / Fosc) - 1) | (3 << 5);
#endif
通过调试,我发现我的改法应该是正确的,如果不改,在一些例子如UART0实验中,会造成Fcco的频率超出156~320MHz的范围,且VPBDIV也可能设置不正确。
请问我的改法是否合理呢,或者是我理解有误,望指点,非常感谢。 答 1: 您的判断是正确的,请参看我们最新的工程模板。
共2条
1/1 1 跳转至页
回复
打赏帖 | |
---|---|
汽车+汽车地线之间连接处理被打赏20分 | |
【Zephyr】使用Zephyr外设初始化过程解析被打赏30分 | |
【S32K146】S32DS watchdog 配置使用被打赏20分 | |
【Zephyr】使用 IAR 调试 Zephyr 镜像被打赏20分 | |
赚取电动螺丝刀+电源电路理论知识分享1被打赏5分 | |
我想要一部加热台+分享常见运算放大器电路的应用被打赏5分 | |
【Zephyr】MCXN947 Zephyr 开发入门适配shell被打赏20分 | |
我想要一部加热台+常见的MOS管驱动电路被打赏5分 | |
【我要开发板】6.联合MATLAB记录数据被打赏50分 | |
【换取手持数字示波器】MicrochipMPLABHarmony框架下串口调试printf输出记录被打赏29分 |