共2条
1/1 1 跳转至页
ZLG,IP ZLG_IP中校验和计算的小错误
问
if(length&0x01)//长度为奇数个时,要进行该操作
{
sum = sum + ((*check2)&0xff00);
}
这是ZLG_IP中UDP_BACK里的计算校验和程序里的一段代码,长度为奇数的时候执行到这里时check2已经指向最后一个字节的数据,在采用小端结构的计算机里,低字节在前,所以这时候应该是((*check2)&0x00ff);上位机接收到校验和不对的UDP帧就会悄悄丢掉,没有任何警告,所以这样的计算一旦发送奇数长的包就丢包,不知道周公是怎么调试这个程序的?
还有,在Udp.c里的计算校验和是
if(length&0x0001)//长度为奇数个时,要进行该操作
{
sum = sum + ((uint32)check[2*i]<<8);
}
这里利用以太网中和校验不关心字节的顺序来处理奇数帧,是正确的,为什么两个要分别处理? 答 1: 上位机对效验和不对的数据是否丢掉取决于上位机软件,如果软件没有效验CRC,照收不误 答 2: 如果双方协议不用效验CRC协议栈都可以省却这个产生CRC和效验CRC的开销 答 3: CRC是网卡芯片自动加上去的CRC是网卡芯片自动加上去的,自动校验的,不用软件处理,这里的校验是帧内部的和校验,如果发送端没有计算检验和而接收端检测到检验和有差错,那么U D P数据报就要被悄悄地丢弃。不产生任何差错报文(当I P层检测到I P首部检验和有差错时也这样做)。双方是可以协定是否进行校验,Host Requirements RFC声明,U D P检验和选项在默认条件下是打开的。它还声明,
如果发送端已经计算了检验和,那么接收端必须检验接收到的检验和(如接收到检验和不为0)。只是,许多系统没有遵守这一点,只是在出口检验和选项被打开时才验证接收到的检验和。
{
sum = sum + ((*check2)&0xff00);
}
这是ZLG_IP中UDP_BACK里的计算校验和程序里的一段代码,长度为奇数的时候执行到这里时check2已经指向最后一个字节的数据,在采用小端结构的计算机里,低字节在前,所以这时候应该是((*check2)&0x00ff);上位机接收到校验和不对的UDP帧就会悄悄丢掉,没有任何警告,所以这样的计算一旦发送奇数长的包就丢包,不知道周公是怎么调试这个程序的?
还有,在Udp.c里的计算校验和是
if(length&0x0001)//长度为奇数个时,要进行该操作
{
sum = sum + ((uint32)check[2*i]<<8);
}
这里利用以太网中和校验不关心字节的顺序来处理奇数帧,是正确的,为什么两个要分别处理? 答 1: 上位机对效验和不对的数据是否丢掉取决于上位机软件,如果软件没有效验CRC,照收不误 答 2: 如果双方协议不用效验CRC协议栈都可以省却这个产生CRC和效验CRC的开销 答 3: CRC是网卡芯片自动加上去的CRC是网卡芯片自动加上去的,自动校验的,不用软件处理,这里的校验是帧内部的和校验,如果发送端没有计算检验和而接收端检测到检验和有差错,那么U D P数据报就要被悄悄地丢弃。不产生任何差错报文(当I P层检测到I P首部检验和有差错时也这样做)。双方是可以协定是否进行校验,Host Requirements RFC声明,U D P检验和选项在默认条件下是打开的。它还声明,
如果发送端已经计算了检验和,那么接收端必须检验接收到的检验和(如接收到检验和不为0)。只是,许多系统没有遵守这一点,只是在出口检验和选项被打开时才验证接收到的检验和。
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |