EEPW论坛

问 下面是TI的例程，但是更改RSELx，DCOx，MODx，频率一直是710KHZ左右。
因为唤醒后要进行通讯，所以主振频率要求高一些。在4MHz就可以，至少1MHz.
另外DCO调节频率，同一个型号CPU之间会差多少？（20％～50％ ？？DCOCLK不能用于通讯！！）
我用的是MSP430F1232
(缓变信号(-0.5uV~1.5uV)数据采样和处理(精度0.5级)、运行指示灯、95db的蜂鸣器报警、实时时钟、温度、湿度等，功耗要求不要超过50uA，一节9V电池要求使用至少一年时间。)
请各位指教。

//******************************************************************************
// MSP-FET430P120 Demo - BasicClock Output buffered SMCLK, ACLK and MCLK/12
//
// Description; Buffer ACLK on P2.0, default SMCLK(DCO) on P1.4 and MCLK/12 on
// P1.1. To measure SMCLK on P1.4 with the FET, JTAG must be released.
// ACLK = LFXT1 = 32768, MCLK = SMCLK = default DCO
// //*External watch crystal installed on XIN XOUT is required for ACLK*//
//
// MSP430F123(2)
// -----------------
// /|\| XIN|-
// | | | 32k
// --|RST XOUT|-
// | |
// | P1.4|-->SMCLK ~ 800kHz
// | P1.1|-->MCLK/12 = DCO/12
// | P2.0|-->ACLK = 32kHz
//
// M.Buccini
// Texas Instruments, Inc
// January 2002
// Built with IAR Embedded Workbench Version: 1.25A
//******************************************************************************

#include <MSP430x12x.h>

void main(void)
{
// DCOCTL = DCO0 + DCO1 + DCO2 + MOD0 + MOD1 + MOD2; // Test
// BCSCTL1 |= (XT2OFF + XTS + RSEL2 + RSEL1 + RSEL0); // Test
BCSCTL1 &= ~XTS;
BCSCTL2 |= (SELM1 + SELM0 + SELS);
DCOCTL = DCO0 + DCO1 + DCO2; // Test
// BCSCTL1 |= (XT2OFF + XTS); // Test
WDTCTL = WDTPW +WDTHOLD; // Stop Watchdog Timer
P1DIR |= 0x12; // P1.1 and P1.4 outputs
P1SEL |= 0x10; // P1.4 SMCLK output
P2DIR |= 0x01; // P2.0 output
P2SEL |= 0x01; // P2.0 ACLK output

while(1)
{

P1OUT ^= 0x02; // Toggle P1.1
}
} 答 1: DCOCLK频率不稳定,通讯时为了保证数据传输正确,应该使用稳定的外部8M晶振源.