共2条
1/1 1 跳转至页
问
各位大侠,我有一个关于430SPI的问题,
430处于SPI主状态,SIMO管脚发送数据的时候 UCLK(SPI的时钟线)是处于活跃状态,也就是时钟线是有输出的;但是SIMO管脚的数据发送结束以后,UCLK就静止,没时钟信号输出了,这样的UCLK时钟正常么?(我的SPI从设备需要UCLK提供时钟信号完成SOMI,但是此时UCLK不给时钟信号配合。) 答 1: 哪位大虫帮忙顶一下 SPI的UCLK工作情况?
多谢 //bow 答 2: SPI是只有发送数据的时候才有时钟的 答 3: 看了一上午资料,最后得出结论 SPI的UCLK只有在发数据的时候才有,接收数据的时候UCLK是没信号的。
所以:在用SPI接数据的时候要通过发送垃圾数据故意制造UCLK出来,有了UCLK才能接收数据。
430处于SPI主状态,SIMO管脚发送数据的时候 UCLK(SPI的时钟线)是处于活跃状态,也就是时钟线是有输出的;但是SIMO管脚的数据发送结束以后,UCLK就静止,没时钟信号输出了,这样的UCLK时钟正常么?(我的SPI从设备需要UCLK提供时钟信号完成SOMI,但是此时UCLK不给时钟信号配合。) 答 1: 哪位大虫帮忙顶一下 SPI的UCLK工作情况?
多谢 //bow 答 2: SPI是只有发送数据的时候才有时钟的 答 3: 看了一上午资料,最后得出结论 SPI的UCLK只有在发数据的时候才有,接收数据的时候UCLK是没信号的。
所以:在用SPI接数据的时候要通过发送垃圾数据故意制造UCLK出来,有了UCLK才能接收数据。
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
与电子爱好者谈读图四被打赏50分 | |
与电子爱好者谈读图二被打赏50分 | |
【FRDM-MCXN947评测】Core1适配运行FreeRtos被打赏50分 | |
【FRDM-MCXN947评测】双核调试被打赏50分 | |
【CPKCORRA8D1B评测】---移植CoreMark被打赏50分 | |
【CPKCORRA8D1B评测】---打开硬件定时器被打赏50分 | |
【FRDM-MCXA156评测】4、CAN loopback模式测试被打赏50分 | |
【CPKcorRA8D1评测】--搭建初始环境被打赏50分 | |
【FRDM-MCXA156评测】3、使用FlexIO模拟UART被打赏50分 | |
【FRDM-MCXA156评测】2、rt-thread MCXA156 BSP制作被打赏50分 |