共2条
1/1 1 跳转至页

问
各位大侠,我有一个关于430SPI的问题,
430处于SPI主状态,SIMO管脚发送数据的时候 UCLK(SPI的时钟线)是处于活跃状态,也就是时钟线是有输出的;但是SIMO管脚的数据发送结束以后,UCLK就静止,没时钟信号输出了,这样的UCLK时钟正常么?(我的SPI从设备需要UCLK提供时钟信号完成SOMI,但是此时UCLK不给时钟信号配合。) 答 1: 哪位大虫帮忙顶一下 SPI的UCLK工作情况?
多谢 //bow 答 2: SPI是只有发送数据的时候才有时钟的 答 3: 看了一上午资料,最后得出结论 SPI的UCLK只有在发数据的时候才有,接收数据的时候UCLK是没信号的。
所以:在用SPI接数据的时候要通过发送垃圾数据故意制造UCLK出来,有了UCLK才能接收数据。
430处于SPI主状态,SIMO管脚发送数据的时候 UCLK(SPI的时钟线)是处于活跃状态,也就是时钟线是有输出的;但是SIMO管脚的数据发送结束以后,UCLK就静止,没时钟信号输出了,这样的UCLK时钟正常么?(我的SPI从设备需要UCLK提供时钟信号完成SOMI,但是此时UCLK不给时钟信号配合。) 答 1: 哪位大虫帮忙顶一下 SPI的UCLK工作情况?
多谢 //bow 答 2: SPI是只有发送数据的时候才有时钟的 答 3: 看了一上午资料,最后得出结论 SPI的UCLK只有在发数据的时候才有,接收数据的时候UCLK是没信号的。
所以:在用SPI接数据的时候要通过发送垃圾数据故意制造UCLK出来,有了UCLK才能接收数据。
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
“我踩过的那些坑”主题活动——第001期 | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
【我踩过的那些坑】结构堵孔导致的喇叭无声问题被打赏50分 | |
【我踩过的那些坑】分享一下调试一款AD芯片的遇到的“坑”被打赏50分 | |
电流检测模块MAX4080S被打赏10分 | |
【我踩过的那些坑】calloc和malloc错误使用导致跑飞问题排查被打赏50分 | |
多组DCTODC电源方案被打赏50分 | |
【我踩过的那些坑】STM32cubeMX软件的使用过程中的“坑”被打赏50分 | |
新手必看!C语言精华知识:表驱动法被打赏50分 | |
【我踩过的那些坑】杜绑线问题被打赏50分 | |
【我踩过的那些坑】STM32的硬件通讯调试过程的“坑”被打赏50分 | |
【我踩过的那些坑】晶振使用的问题被打赏100分 |