共2条
1/1 1 跳转至页
149,CCI1B 版主,149的CCI1B在哪里?
问
我用Timer_A的CCR1捕获主方波上升沿测频率。
1.信号输入到149的P2.3,设置如下,程序不中断。
P2DIR &= ~BIT3;
P2SEL |= BIT3;
CCTL1 = CCIE + CAP + CCIS_1 + CM_2; // 捕获, CCI1B, 上升沿,
2.改信号输入到P1.2,设置如下,程序可中断,测量结果准确
P1DIR &= ~BIT2;
P1SEL = BIT2;
CCTL1 = CCIE + CAP + CCIS_0 + CM_2; // 捕获, CCI1A, 上升沿,
问题是:
所有的中文书上(我有4本MSP430的中文书)都说:
P2.3/CA0/TA1 23 I/O 通用数字I/O引脚/Timer_A,捕获:CCI1B输入 比较:OUT1输出
可TI的资料(MSP430x!4x P7)上说:
P2.3/CA0/TA1 23 I/O General-purpose digital I/O pin/Timer_A, compare: Out1 output/Comparator_A input
老外压根就没提CCI1B这回事,为什么脚名中同样都有一个TA1。
从软件调试过程中也映证了CCI1B不在P2.3上,那么149的CCI1B到底从哪输入。 答 1: 现有的中文书上对“P2.3/CA0/TA1 23 I/O 通用数字I/O引脚/Timer_A,捕获:CCI1B输入 比较:OUT1输出”的描述有误。正确的是应该如下
“P2.3/CA0/TA1 23 I/O 通用数字I/O引脚/Timer_A,捕获: 比较:OUT1输出。” www.lierda.com 网站已经做了更改。 答 2: 在TI的Datasheet(P42)上看到图上指示P2.3确有CCI1B可用,前后都没有具体说明,不知道如果配置。
1.信号输入到149的P2.3,设置如下,程序不中断。
P2DIR &= ~BIT3;
P2SEL |= BIT3;
CCTL1 = CCIE + CAP + CCIS_1 + CM_2; // 捕获, CCI1B, 上升沿,
2.改信号输入到P1.2,设置如下,程序可中断,测量结果准确
P1DIR &= ~BIT2;
P1SEL = BIT2;
CCTL1 = CCIE + CAP + CCIS_0 + CM_2; // 捕获, CCI1A, 上升沿,
问题是:
所有的中文书上(我有4本MSP430的中文书)都说:
P2.3/CA0/TA1 23 I/O 通用数字I/O引脚/Timer_A,捕获:CCI1B输入 比较:OUT1输出
可TI的资料(MSP430x!4x P7)上说:
P2.3/CA0/TA1 23 I/O General-purpose digital I/O pin/Timer_A, compare: Out1 output/Comparator_A input
老外压根就没提CCI1B这回事,为什么脚名中同样都有一个TA1。
从软件调试过程中也映证了CCI1B不在P2.3上,那么149的CCI1B到底从哪输入。 答 1: 现有的中文书上对“P2.3/CA0/TA1 23 I/O 通用数字I/O引脚/Timer_A,捕获:CCI1B输入 比较:OUT1输出”的描述有误。正确的是应该如下
“P2.3/CA0/TA1 23 I/O 通用数字I/O引脚/Timer_A,捕获: 比较:OUT1输出。” www.lierda.com 网站已经做了更改。 答 2: 在TI的Datasheet(P42)上看到图上指示P2.3确有CCI1B可用,前后都没有具体说明,不知道如果配置。
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |