共2条
1/1 1 跳转至页
交流采样时发现时间不是很准!敬请大家进来讨论!
问
我用的是F149,每周波64点采样,采样周期为:0.02/64=0.0003125s=0.3125ms
如此采样3200个点就是一秒钟啦!但测试时发现此累加的一秒钟时间不准,误差大约0.1%多吧!
不知是否是:1.对于149来说64点采样频率太高,但我最后的交流采样值很准(电压,电流0.2级)
2.ADC的中断优先级小于通信的优先级,是否是此原因影响了采样中断而引起时间的不准 答 1: 如果你的smclk或aclk的时钟是准确地,采用timer_a或timer_b触发,是很准的。
adc转换根中断优先级没有联系。 答 2: 我是用timer_a触发的!
事情是这样子的:我得ADC采样周期为:0.02/64=0.0003125s=0.3125ms
我在ADC中断中计数的,记到3200时认为是1秒中!但此一秒不准!
我怀疑是通信中断优先级高,使得不能及时进入ADC中断,从而使得一秒的计数不准!
不知您觉得是否这样子的啊? 答 3: 楼主的问题解决了没有?我想问一下你采样时间上面是怎么计算的?
0。02/64,这里面的0。02是什么意思?谢谢解答! 答 4: 嘿嘿,0.02就是20ms,交流电的周期。不过,交流电实际上不是严格的50Hz,要先测定频率,再采样。 答 5: 我做过交流采样,采样64点应该没有问题.你应注意一下是不是中断处理程序时间太长了.
还有你用几个通道采样?如果是序列通道单次的话时间将更为苛刻!
如此采样3200个点就是一秒钟啦!但测试时发现此累加的一秒钟时间不准,误差大约0.1%多吧!
不知是否是:1.对于149来说64点采样频率太高,但我最后的交流采样值很准(电压,电流0.2级)
2.ADC的中断优先级小于通信的优先级,是否是此原因影响了采样中断而引起时间的不准 答 1: 如果你的smclk或aclk的时钟是准确地,采用timer_a或timer_b触发,是很准的。
adc转换根中断优先级没有联系。 答 2: 我是用timer_a触发的!
事情是这样子的:我得ADC采样周期为:0.02/64=0.0003125s=0.3125ms
我在ADC中断中计数的,记到3200时认为是1秒中!但此一秒不准!
我怀疑是通信中断优先级高,使得不能及时进入ADC中断,从而使得一秒的计数不准!
不知您觉得是否这样子的啊? 答 3: 楼主的问题解决了没有?我想问一下你采样时间上面是怎么计算的?
0。02/64,这里面的0。02是什么意思?谢谢解答! 答 4: 嘿嘿,0.02就是20ms,交流电的周期。不过,交流电实际上不是严格的50Hz,要先测定频率,再采样。 答 5: 我做过交流采样,采样64点应该没有问题.你应注意一下是不是中断处理程序时间太长了.
还有你用几个通道采样?如果是序列通道单次的话时间将更为苛刻!
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |