共2条
1/1 1 跳转至页
关于数字信号转模拟信号布板(视频信号)的一些问题
问
由于现在视频的矩阵和切换已经不是在VGA之间的转换,DVI接口的大有取代之势,公司要DVI接口的矩阵和DVI转VGA的切换,本人(就是我啦)第一次做这种板子,在最近画板过程中涉及到的一些问题和理解提出自己看法:
由于DVI有2种接口,一种DVI-I和DVI-D,我选的DVI-I因为,因为DVI-I不仅有数字信号还有模拟信号,所以做了DVI转DVI(其实还是模拟转数字)和DVI转VGA接口2种,由于从显卡上接收的信号是串行的,所以在布板的过程中需要考虑信号线和时钟等长的问题(下面要讨论的问题),通过接收芯片串转并(T.M.D.S)出8位的RGB信号后进入视频DAC的片子后直接出连接VGA,把8位的RGB信号接在发送器上送给DIV输出,另外由于显卡给DVI输入有5V供电,所以在DVI输出的地方需要加5V,而程序由IIC(FPGA)提供。
想和大家讨论几个问题(因为其他公司来了个人,提出一点问题,不知道混那里的,呵呵):
1.信号线和时钟线等长首先是平行(没什么争议),其次因为我原先布线是使用的过孔,假设时钟信号+和-,+级用TOP,-级用BOTTOM用了一个过孔,他说这样不行,请他说理由,我没有得到令人信服的理由。
2。过孔的摆放问题(他提出),2种摆放
(1)* *
* 或者 *
* *
* *
(2) *
*
*
*
*
而我布板的时候从来没有考虑这种问题我一般是怎么美观怎么摆的
在DVI转VGA中我用到了(1)和下面这种
*
*
*
*
*
*
*
*
请知道的说明一些过孔有需要这么固定的摆放吗?如果有给个理由。
3.关于关于信号衰减的问题,信号从接收芯片出来RGB8位信号直接进DAC出,中间的信号线越短越好,但是信号线长度和过孔遇到冲突的时候,优先过孔还是数据线,我是优先过孔的,来的人一看说数据线太长,按他那种说法要多24个过孔!所以请知道的说一下是过孔重要还是长度重要。
以上是最近对于DVI布局的一些看法和问题!
有疏漏之处请大家多加提点!大家一起进步!
知道问题的请说出看法大家一起讨论!
另外想问一下有没有做过DVI一进8出分配器的,有的话可以给个资料看一看吗?小弟不甚感激!
E-MIAL:new.paper@163.com
答 1: 自己顶顶上去
答 2: 自己顶再顶
答 3: 更多现场了解Altium Designer新特性的机会作为Protel最新的升级版本-Altium Designer6.0,不仅在原理图设计中,还是在PCB版图设计中都增添了很多新的功能,解决了用户在使用Protel99时遇到的绝大部分设计问题,既然Altium Designer给了你这个机会,那就让我们更好的去享受所能带来的便利.
来参加Altium Designer电子设计巡回研讨会
北京(9月15日),上海(9月18日),苏州(9月20日),成都(9月22日),深圳(9月25日).
想报名请登录
http://www.PCBbbs.com/dispbbs.asp?boardID=89&ID=115928&page=1
答 4: 顶继续顶 答 5: 保证最后一次顶! 答 6: 我就顶!咋滴!顶! 答 7: 顶!保证最后一次 答 8: re: new.paper首先确定:DVI-VGA 频率应该在30MHz以下吧?
1、不管那人哪混的,他比你规范....,但比你“滑头”....。因为:他告诉你怎么做,却不解释为什么....
2、clk+/-的问题:他也许是从“差分对”考虑....
3、VIA位置问题:是充分考虑耦合和退耦问题后,最好的一种摆放...
4、优化线长或VIA问题:如果我是PCB厂,我希望优化VIA;反之,优化长度和路径....
答 9: RE WOLVERre: newpaper
首先确定:DVI-VGA 频率应该在30MHz以上吧?
1、不管那人哪混的,他比你规范....,但比你“滑头”....。因为:他告诉你怎么做,却不解释为什么.... 回答得蛮好,因为他明白这是经验,但说出理由可能需要很多理论知识,也许不大好说出。。。
2、clk+/-的问题:他也许是从“差分对”考虑.... 不大清楚笔者为什么考虑顶层,底层走线??
3、VIA位置问题:是充分考虑耦合和退耦问题后,最好的一种摆放...
4、优化线长或VIA问题:如果我是PCB厂,我希望优化VIA;反之,优化长度和路径.... 其实我想你的VIA 工艺如果满足的话,个人觉得还是和WOLVER一样,尽量少孔
答 10: 基本算是OK1. 呵呵,小子是蛮滑头的
2. clk+/-是差分信号,减少串扰,顶底层走线肯定是不必要而为之的,不过后来改了,但是一开始板子拿来调试,效果还行,也就是说顶底层走线也可以,但是不是最好.
3.VIA我的考虑只要把他控制在一定的范围之内就可以了,不过基本上还是一种摆放是最好的.
4.VIA这个没有什么说的,VIA优先,毫无疑问.
5.最后频率肯定超过30M
回答完毕
由于DVI有2种接口,一种DVI-I和DVI-D,我选的DVI-I因为,因为DVI-I不仅有数字信号还有模拟信号,所以做了DVI转DVI(其实还是模拟转数字)和DVI转VGA接口2种,由于从显卡上接收的信号是串行的,所以在布板的过程中需要考虑信号线和时钟等长的问题(下面要讨论的问题),通过接收芯片串转并(T.M.D.S)出8位的RGB信号后进入视频DAC的片子后直接出连接VGA,把8位的RGB信号接在发送器上送给DIV输出,另外由于显卡给DVI输入有5V供电,所以在DVI输出的地方需要加5V,而程序由IIC(FPGA)提供。
想和大家讨论几个问题(因为其他公司来了个人,提出一点问题,不知道混那里的,呵呵):
1.信号线和时钟线等长首先是平行(没什么争议),其次因为我原先布线是使用的过孔,假设时钟信号+和-,+级用TOP,-级用BOTTOM用了一个过孔,他说这样不行,请他说理由,我没有得到令人信服的理由。
2。过孔的摆放问题(他提出),2种摆放
(1)* *
* 或者 *
* *
* *
(2) *
*
*
*
*
而我布板的时候从来没有考虑这种问题我一般是怎么美观怎么摆的
在DVI转VGA中我用到了(1)和下面这种
*
*
*
*
*
*
*
*
请知道的说明一些过孔有需要这么固定的摆放吗?如果有给个理由。
3.关于关于信号衰减的问题,信号从接收芯片出来RGB8位信号直接进DAC出,中间的信号线越短越好,但是信号线长度和过孔遇到冲突的时候,优先过孔还是数据线,我是优先过孔的,来的人一看说数据线太长,按他那种说法要多24个过孔!所以请知道的说一下是过孔重要还是长度重要。
以上是最近对于DVI布局的一些看法和问题!
有疏漏之处请大家多加提点!大家一起进步!
知道问题的请说出看法大家一起讨论!
另外想问一下有没有做过DVI一进8出分配器的,有的话可以给个资料看一看吗?小弟不甚感激!
E-MIAL:new.paper@163.com
答 1: 自己顶顶上去
答 2: 自己顶再顶
答 3: 更多现场了解Altium Designer新特性的机会作为Protel最新的升级版本-Altium Designer6.0,不仅在原理图设计中,还是在PCB版图设计中都增添了很多新的功能,解决了用户在使用Protel99时遇到的绝大部分设计问题,既然Altium Designer给了你这个机会,那就让我们更好的去享受所能带来的便利.
来参加Altium Designer电子设计巡回研讨会
北京(9月15日),上海(9月18日),苏州(9月20日),成都(9月22日),深圳(9月25日).
想报名请登录
http://www.PCBbbs.com/dispbbs.asp?boardID=89&ID=115928&page=1
答 4: 顶继续顶 答 5: 保证最后一次顶! 答 6: 我就顶!咋滴!顶! 答 7: 顶!保证最后一次 答 8: re: new.paper首先确定:DVI-VGA 频率应该在30MHz以下吧?
1、不管那人哪混的,他比你规范....,但比你“滑头”....。因为:他告诉你怎么做,却不解释为什么....
2、clk+/-的问题:他也许是从“差分对”考虑....
3、VIA位置问题:是充分考虑耦合和退耦问题后,最好的一种摆放...
4、优化线长或VIA问题:如果我是PCB厂,我希望优化VIA;反之,优化长度和路径....
答 9: RE WOLVERre: newpaper
首先确定:DVI-VGA 频率应该在30MHz以上吧?
1、不管那人哪混的,他比你规范....,但比你“滑头”....。因为:他告诉你怎么做,却不解释为什么.... 回答得蛮好,因为他明白这是经验,但说出理由可能需要很多理论知识,也许不大好说出。。。
2、clk+/-的问题:他也许是从“差分对”考虑.... 不大清楚笔者为什么考虑顶层,底层走线??
3、VIA位置问题:是充分考虑耦合和退耦问题后,最好的一种摆放...
4、优化线长或VIA问题:如果我是PCB厂,我希望优化VIA;反之,优化长度和路径.... 其实我想你的VIA 工艺如果满足的话,个人觉得还是和WOLVER一样,尽量少孔
答 10: 基本算是OK1. 呵呵,小子是蛮滑头的
2. clk+/-是差分信号,减少串扰,顶底层走线肯定是不必要而为之的,不过后来改了,但是一开始板子拿来调试,效果还行,也就是说顶底层走线也可以,但是不是最好.
3.VIA我的考虑只要把他控制在一定的范围之内就可以了,不过基本上还是一种摆放是最好的.
4.VIA这个没有什么说的,VIA优先,毫无疑问.
5.最后频率肯定超过30M
回答完毕
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |