EEPW论坛

问 在用allegro布一块四层板，出现两个问题：
1、有一个0.5mm间距的10X10的BGA芯片，当过孔放在焊盘上时总是出现VG的错误提示。
2、过孔设计是0.2mm，四层，焊盘直径0.35mm,但是布板时发现，在PCB上没有过孔的TOP层的焊盘，只有GND/VCC/BOTTOM层的焊盘。。。。奇怪，怎么会丢失？ 答 1: re: wjianqiu在用allegro布一块四层板，出现两个问题：
1、有一个0.5mm间距的10X10的BGA芯片，当过孔放在焊盘上时总是出现VG的错误提示。
A: 规则设置问题：要设置VIA允许在SMD上才可以。但通常B工艺不允许BGA的过孔打在元件焊盘上...

2、过孔设计是0.2mm，四层，焊盘直径0.35mm,但是布板时发现，在PCB上没有过孔的TOP层的焊盘，只有GND/VCC/BOTTOM层的焊盘。。。。奇怪，怎么会丢失？
A：“在PCB上没有过孔的TOP层的焊盘”这话像绕口令一样....


答 2: 感谢wolver感谢热心的 wolver!
在用allegro布一块四层板，出现两个问题：
1、有一个0.5mm间距的10X10的BGA芯片，当过孔放在焊盘上时总是出现VG的错误提示。
A: 规则设置问题：要设置VIA允许在SMD上才可以。但通常B工艺不允许BGA的过孔打在元件焊盘上
R：不好意思。。什么是B工艺？是allegro的设计规则吗？如果工艺不允许VIA放在BGA元件焊盘上，那么0.5mmPIN间距的BGA封装就只能使用0.1的VIA，在国内的加工难度非常高。另外，我在via的ruler设置的时候已经把pad/pad direct connect:设置为all alowed. 但是我没有找到via放在smd上规则设置选项，，，，
2、A：“在PCB上没有过孔的TOP层的焊盘”这话像绕口令一样....
R：是我没有描述清楚，正确的描述应该是：当在PCB上添加via的时候，发现via的top层的焊盘已经不见了。。 答 3: re: wjianqiu设置DRC不检查同名的net，应该就可以解决VIA打在SMD上的问题...

“B工艺”是BGA焊接工艺....笔误！ 我只做过BGA 0.65mm球距设计的PCB， 0.5mm的没做过。可以告诉你的是：小于6mil的孔只有激光打了....如果要把VIA打在BGA的SMD盘，VIA孔必须小于4mil.... 放VIA会导致TOP的pad丢失....我没遇到过，除非是你不小心关闭了相应class/subclass，或者你的版本需要patch，cadence的补丁更新很快.... 答 4: 还是有问题我用的是15.2版本的CANdence，看来是版本的问题
答 5: 问题解决了原因是via到pin之间的距离设置有错误，后来查看系统提示才发现。看来allegro的错误提示系统比其他的软件要好一点。
谢谢wolver