EEPW论坛

问 设计DSP数据线时我发现很多公司的PCB板设计文件都把数据线故意绕了一圈或两圈才连上旁边很近的一个焊点上。 答 1: 保证数据线的长度相同～保证数据线的长度相同～
防止干扰 答 2: 使时序同步使时序同步,对于高速ns级器件,如存储器,由于PCB走线的原因,会导致数据传输过程中有延时,即会出现并行数据有先到或后现现象,若时序配合不好,将会读取错误数据!, 答 3: 在此阐述一个布线的误区
在此阐述一个布线的误区：

其实，对于绝大多数DSP/CPU来说，没有必要严格追求数据线的等长，因为数据线不是关键信号线。

关键信号线是：SDRAM/DDR的同步时钟、bank选择线、读写信号线等控制信号线。这些关键信号线需要优先考虑，路径最短，有的信号线需要等长，并且仔细斟酌端接方式。

数据总线是在控制信号的同步下工作的，相对来说不重要。


史修栋
上海锐势机器视觉科技有限公司
www.machinevision.cn