共2条
1/1 1 跳转至页
verilog 【请教】verilog 延时问题
问
initial
forever #10 CLK=~CLK;
always@(CLK) begin
#18 clk1<=CLK;
clk2<=#18 CLK;
end
clk1 和 clk2得波形很不一样,这是为什么呢?
如果延时不超过半个周期的话,clk1和clk2的波形就是一致的。
谢谢大虾的帮助。
虽然延时在综合时会被忽略,但这个问题思考不出来,憋着难受。望各位能帮帮小弟。 答 1: 语句内部延时和语句间延时#18 clk1 <=CLK;
这句的意思是先过18个延时单位后CLK赋值给clk1;
clk2<=#18 CLK;
这句话的意思是先得到CLK之后再经过18个单位的延时再赋值给clk2 ; 答 2: 谢谢clk1: 一直是高电平 CLK初始电平是0
clk2:延迟18个单位后的CLK波形
还是没法解释clk1的变化
谢谢XiangLiwei 答 3: 上升沿有效18个延时后不是高电平。
应该学学verilog 对应 电路 的基本知识。
forever #10 CLK=~CLK;
always@(CLK) begin
#18 clk1<=CLK;
clk2<=#18 CLK;
end
clk1 和 clk2得波形很不一样,这是为什么呢?
如果延时不超过半个周期的话,clk1和clk2的波形就是一致的。
谢谢大虾的帮助。
虽然延时在综合时会被忽略,但这个问题思考不出来,憋着难受。望各位能帮帮小弟。 答 1: 语句内部延时和语句间延时#18 clk1 <=CLK;
这句的意思是先过18个延时单位后CLK赋值给clk1;
clk2<=#18 CLK;
这句话的意思是先得到CLK之后再经过18个单位的延时再赋值给clk2 ; 答 2: 谢谢clk1: 一直是高电平 CLK初始电平是0
clk2:延迟18个单位后的CLK波形
还是没法解释clk1的变化
谢谢XiangLiwei 答 3: 上升沿有效18个延时后不是高电平。
应该学学verilog 对应 电路 的基本知识。
共2条
1/1 1 跳转至页
回复
我要赚赏金打赏帖 |
|
|---|---|
| 【FreeRtos】FreeRtos + MPU模块的配置使用被打赏¥32元 | |
| 【分享开发笔记,赚取电动螺丝刀】墨水屏文本显示器被打赏¥25元 | |
| 【STEVAL-STWINKT1B】:结合STMcubeMX读取磁力计iis2mdc被打赏¥19元 | |
| 【STEVAL-STWINKT1B】:结合STMcubeMX读取LPS22HH气压、温度被打赏¥19元 | |
| 【STEVAL-STWINKT1B】:结合STMcubeMX读取STTS751温度被打赏¥17元 | |
| 【STEVAL-STWINKT1B】:结合STMcubeMX软件读取HTS221温湿度被打赏¥22元 | |
| M5PAPERESP32EINKDEVKIT评测|使用MicroPython开发M5Paper被打赏¥15元 | |
| OK1126B-S开发板下以导航按键控制云台/机械臂姿态调整被打赏¥29元 | |
| 【树莓派5】便携热成像仪被打赏¥36元 | |
| 【树莓派5】环境监测仪被打赏¥35元 | |
我要赚赏金
