共2条
1/1 1 跳转至页
verilog 【请教】verilog 延时问题
问
initial
forever #10 CLK=~CLK;
always@(CLK) begin
#18 clk1<=CLK;
clk2<=#18 CLK;
end
clk1 和 clk2得波形很不一样,这是为什么呢?
如果延时不超过半个周期的话,clk1和clk2的波形就是一致的。
谢谢大虾的帮助。
虽然延时在综合时会被忽略,但这个问题思考不出来,憋着难受。望各位能帮帮小弟。 答 1: 语句内部延时和语句间延时#18 clk1 <=CLK;
这句的意思是先过18个延时单位后CLK赋值给clk1;
clk2<=#18 CLK;
这句话的意思是先得到CLK之后再经过18个单位的延时再赋值给clk2 ; 答 2: 谢谢clk1: 一直是高电平 CLK初始电平是0
clk2:延迟18个单位后的CLK波形
还是没法解释clk1的变化
谢谢XiangLiwei 答 3: 上升沿有效18个延时后不是高电平。
应该学学verilog 对应 电路 的基本知识。
forever #10 CLK=~CLK;
always@(CLK) begin
#18 clk1<=CLK;
clk2<=#18 CLK;
end
clk1 和 clk2得波形很不一样,这是为什么呢?
如果延时不超过半个周期的话,clk1和clk2的波形就是一致的。
谢谢大虾的帮助。
虽然延时在综合时会被忽略,但这个问题思考不出来,憋着难受。望各位能帮帮小弟。 答 1: 语句内部延时和语句间延时#18 clk1 <=CLK;
这句的意思是先过18个延时单位后CLK赋值给clk1;
clk2<=#18 CLK;
这句话的意思是先得到CLK之后再经过18个单位的延时再赋值给clk2 ; 答 2: 谢谢clk1: 一直是高电平 CLK初始电平是0
clk2:延迟18个单位后的CLK波形
还是没法解释clk1的变化
谢谢XiangLiwei 答 3: 上升沿有效18个延时后不是高电平。
应该学学verilog 对应 电路 的基本知识。
共2条
1/1 1 跳转至页
回复
我要赚赏金打赏帖 |
|
|---|---|
| 在K230DBOX上实现多时段语音提示功能被打赏¥14元 | |
| 使K230DBOX实现相机持续拍照功能被打赏¥12元 | |
| 基于K230DBOX的文本管理器设计被打赏¥14元 | |
| 基于K230DBOX的彩色画板功能实现被打赏¥15元 | |
| 在K230DBOX上实现音乐播放器功能被打赏¥15元 | |
| NXP MCU系列开发板MCULink固件升级方法【VSCode】被打赏¥28元 | |
| 三分钟快速搭建NXP MCU开发环境(VSCode)被打赏¥22元 | |
| 为遥控小车巧添功能被打赏¥26元 | |
| 【S32K3XX】FlexCAN 模块配置使用被打赏¥30元 | |
| 【S32K3XX】FlexCAN RAM 资源分配整理被打赏¥25元 | |
我要赚赏金
