网站首页
电子产品世界 » 论坛首页 » FPGA

FPGA  -  De

全部| 精华| 求助| 下载
共367条 8/10 |‹ ‹ 5 6 7 8 9 10 › 跳转至页
modelsim之使用脚本加速仿真流程(原创) 【FPGA/CPLD】
jxg27cool|浏览：3771|回复：1| xie0jing0 2012-03-17 22:43:24
modelsim 仿真百问 【FPGA/CPLD】
huxiaokai2005|浏览：1516|回复：0| huxiaokai2005 2012-02-19 14:52:39
求 FreeDev 光盘资料 【FPGA/CPLD】
keyway|浏览：3166|回复：4| fangfxy 2012-02-15 22:57:50
Altera和Xilinx Modelsim仿真库 【FPGA/CPLD】
dreamjsc|浏览：2913|回复：6| yanrenyi 2012-02-15 10:58:20
Modelsim 6.5官方讲义（分享） 【FPGA/CPLD】
Jason_Zhang|浏览：3585|回复：4| zhangwenzhou 2012-02-13 12:00:37
Altera_Modelsim仿真资料 【FPGA/CPLD】
yangluck1|浏览：1810|回复：0| yangluck1 2011-11-10 20:34:14
modelsim工程步骤不知对否 【FPGA/CPLD】
站的高尿的远|浏览：2020|回复：1| dreamjsc 2011-09-13 10:29:29
Error: CONF_DONE pin failed to go high in device 1 【FPGA/CPLD】
happysheep|浏览：20653|回复：11| datao1225 2011-08-31 09:42:39
modelsim 6.b 仿真的问题 【FPGA/CPLD】
duqiheng86|浏览：2532|回复：4| linuxp 2011-08-05 22:11:48
altera PLL User Guide（分享） 【FPGA/CPLD】
Jason_Zhang|浏览：6978|回复：20| touhousama 2011-08-01 22:43:01
[原创]Modelsim仿真Altera的ROM时Failed to open hex file的解决方法 【FPGA/CPLD】
Jason_Zhang|浏览：11833|回复：1| ernesto1209 2011-07-29 21:56:38
转让几乎全新ALTERA公司DE2-70开发板，2400元 【FPGA/CPLD】
suchangqing|浏览：3780|回复：5| pogulu 2011-07-26 13:44:44
【急求解答】ERROR:CONF_DONE pin failed to go high in device 1(Quartus II)(EP2S15) 【FPGA/CPLD】
humorking|浏览：3358|回复：0| humorking 2011-07-20 22:12:41
de2 之DM9000a 【FPGA/CPLD】
zhaochunliang|浏览：2640|回复：3| zhaochunliang 2011-07-03 21:55:41
TI技术文章分享：使用minDSP Codec提升智能手机的音频效能 【DSP系统】
DSP新天地|浏览：2527|回复：0| DSP新天地 2011-05-23 19:05:34
de2上贴片固态电容引发的问题 【FPGA/CPLD】
xilinxeepw|浏览：4454|回复：8| xilinxeepw 2011-04-16 16:36:23
請問 IC Design 設計流程為何？ 【FPGA/CPLD】
jeffreychen|浏览：3087|回复：5| Jason_Zhang 2011-03-09 14:41:42
DE2中文用户手册 【FPGA/CPLD】
fellow|浏览：2814|回复：1| blueflag 2010-12-02 08:33:03
谁有Seed DEC5416板子光盘资料 【DSP系统】
南京土著人|浏览：2470|回复：1| jackwang 2010-11-29 20:03:54
modelsim Altera仿真 系列入门教程 【FPGA/CPLD】
suoluoji|浏览：6|回复：2| Jason_Zhang 2010-11-24 15:25:03
Modemsim仿真 【FPGA/CPLD】
jouney316|浏览：3053|回复：5| Jason_Zhang 2010-11-13 21:48:43
初学modelsim 6.0 se遇到的一个问题，急求解决 【FPGA/CPLD】
letfly|浏览：3798|回复：8| jiangnanyu 2010-08-25 17:51:10
modelsim如何仿真q2生成的锁相环 【FPGA/CPLD】
becoll|浏览：8085|回复：13| hollytoday1 2010-07-18 20:47:02
求助，MODELSIM仿真输出为红线U 【FPGA/CPLD】
xlrock|浏览：22149|回复：12| xlrock 2010-05-19 11:23:53
修改DSP中断向量表 【DSP系统】
halibote523|浏览：2886|回复：0| halibote523 2010-05-11 17:33:06
求DE0资料 【FPGA/CPLD】
游吟的骑士|浏览：3987|回复：8| Jason_Zhang 2010-04-28 09:47:21
DSP builder模块调用问题 【FPGA/CPLD】
一天郡守|浏览：2267|回复：2| Jason_Zhang 2010-04-19 18:05:13
追新的朋友注意了：TI Code Composer Studio 4.0 介绍 【DSP系统】
艾科瑞德|浏览：6800|回复：4| 艾科瑞德 2010-04-19 08:47:45
有哪位高手做过将Serdes加在FPGA中吗？ 【FPGA/CPLD】
xiaokira|浏览：2256|回复：1| Jason_Zhang 2010-04-14 18:11:42
modelsim时序仿真时为何死掉了？ 【FPGA/CPLD】
becoll|浏览：3248|回复：3| Jason_Zhang 2010-04-12 11:04:42
[转帖]Altera公司今天正式推出Nios™ II集成开发环境（IDE）。 【FPGA/CPLD】
xiaohua|浏览：4401|回复：3| xilinxic 2010-01-09 15:59:22
FSM-based Digital Design using Verilog HDL（分享） 【FPGA/CPLD】
Jason_Zhang|浏览：3927|回复：0| Jason_Zhang 2009-12-20 15:59:28
modelsim时序仿真apply to region处怎么设置？ 【FPGA/CPLD】
becoll|浏览：4170|回复：2| Jason_Zhang 2009-12-19 00:44:18
请问IDE（ATA）硬盘引脚的逻辑电平是多少？ 【FPGA/CPLD】
becoll|浏览：4479|回复：6| becoll 2009-12-01 16:16:58
编译后Warning: Macrocell buffer inserted after node "FST"是什么意思？ 【FPGA/CPLD】
cjz306|浏览：5436|回复：4| Jason_Zhang 2009-11-18 12:54:00
modelsim可以保存仿真多长时间的波形 【FPGA/CPLD】
becoll|浏览：7951|回复：6| Jason_Zhang 2009-11-15 12:02:46
在modelsim中用testbench仿真，怎样才能更新generic的值? 【FPGA/CPLD】
becoll|浏览：4361|回复：2| becoll 2009-11-13 11:15:47
请问在altera中用原理图输入的工程可以在modelsim中仿真吗？ 【FPGA/CPLD】
271303204|浏览：3429|回复：1| Jason_Zhang 2009-11-02 16:20:03
modelsim如何固定仿真信号显示的顺序？ 【FPGA/CPLD】
becoll|浏览：5166|回复：3| Jason_Zhang 2009-10-28 18:08:06
modelsim是否可以保存仿真结果？ 【FPGA/CPLD】
becoll|浏览：4492|回复：3| Jason_Zhang 2009-10-28 13:56:46
全部|精华
共367条 8/10 |‹ ‹ 5 6 7 8 9 10 › 跳转至页