EEPW论坛

[精华] DDR2规范中文版.pdf 【FPGA/CPLD】

基于SPARTAN6的DDR2的IP核的研究（转） 【FPGA/CPLD】

关于DDR2和FPGA的选型问题 【FPGA/CPLD】

【应用笔记】Cyclone II器件和DDR及DDR2 SDRAM的接口(Interfacing DDR & DDR2 SDRAM with Cyclone I 【FPGA/CPLD】

请教，Spatan-6使用DDR2时错一个数的问题 【FPGA/CPLD】

FPGA开发板 PCIE X1 X2 X4 DDR2 光模块 RJ45 交换机 PCIE开发 持续更新六个月 【FPGA/CPLD】

DDR2的仿真 【FPGA/CPLD】

【应用笔记】AN328:Stratix II、Stratix II GX、and Arria GX器件和DDR2 SDRAM的接口(AN 328: Interf 【FPGA/CPLD】

【应用笔记】Cyclone II的DDR2 SDRAM示例(Cyclone II DDR2 SDRAM Demonstration) 【FPGA/CPLD】

【应用笔记】实现多重遗留的DDR/DDR2 SDRAM控制器接口(Implementing Multiple Legacy DDR/DDR2 SDRAM Con 【FPGA/CPLD】

【应用笔记】在SOPC Builder中使用DDR/DDR2 SDRAM控制器(Using DDR/DDR2 SDRAM With SOPC Builder) 【FPGA/CPLD】

【应用笔记】DDR和DDR2 SDRAM纠错码参考设计(DDR and DDR2 SDRAM ECC Reference Design) 【FPGA/CPLD】

【应用手册】通过ALTDLL及ALTDQ_DQS宏功能在Stratix III和Stratix IV器件中实现DDR和DDR2 SDRAM外部存储器接口 【FPGA/CPLD】

【应用手册】PCI Express-DDR2 SDRAM参考设计 【FPGA/CPLD】

DDR与DDR2原理 【FPGA/CPLD】

ddr2 high performace controller的使用 【FPGA/CPLD】

关于内存条，用V5读写DDR2 【FPGA/CPLD】