网站首页
电子产品世界 » 论坛首页 » Xilinx

Xilinx  -  综合

全部| 精华| 求助| 下载
共12条 1/1 1 跳转至页
如何使用VIVADO查看综合后组合逻辑的时延 【Zynq】
ArchieZhao|浏览：1351|回复：0| ArchieZhao 2021-11-23 15:22:01
（电子书）Verilog HDL数字设计与综合（第二版）夏宇闻等译
dreamjsc|浏览：11231|回复：13| lnbpzzx 2019-03-06 09:42:00
求综合错误原因
becoll|浏览：11156|回复：11| yuxinxin1391 2018-07-08 16:59:25
ISE综合时把某个reg变量的位数给截掉了几位，怎么能让它不截掉呢？
站的高尿的远|浏览：1625|回复：0| 站的高尿的远 2014-07-08 09:13:42
看设计所占用的面积资源数量 是看综合出来的报告里面那个occupied slices么
站的高尿的远|浏览：2075|回复：1| 51FPGA 2014-06-03 11:36:35
赛灵思高层次综合工具Vivado HSL加速FPGA设计【转载】
HXW718059156|浏览：6236|回复：0| HXW718059156 2013-06-30 23:18:04
ise综合问题
zhrscut|浏览：2463|回复：2| HXW718059156 2012-08-31 21:42:54
面向 Virtex-4 FPGA 的可综合 CIO DDR RLDRAM II 控制器
Rancho|浏览：1676|回复：0| Rancho 2012-05-13 09:38:59
AccelDSP 综合工具支持 MATLAB 结构和功能
Rancho|浏览：1558|回复：0| Rancho 2012-05-13 08:47:03
基于直接数字综合的 E1/T1 的时钟数据恢复设计技巧
Rancho|浏览：1509|回复：0| Rancho 2012-05-09 18:40:06
使用synplify如何综合带有core generator生成IP的工程？
becoll|浏览：7188|回复：4| larrybird 2010-04-11 00:37:14
用synplify不能单独综合ISE工程的某一个模块吗？
becoll|浏览：6423|回复：2| becoll 2010-04-07 11:03:33
全部|精华
共12条 1/1 1 跳转至页